| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-07-13 15:40 SFQ回路を用いた高スループットなビットスライス乗算器 ○成瀬遥平・鬼頭信貴・高木直史（京大）  SCE2011-9 |
|
| 抄録 | （和） | 単一磁束量子(SFQ)回路は，低消費電力性，高速性に優れ，次世代デバイスとして実用化されることが期待されている．SFQ回路を用いた演算器は，多くが1ビットずつデータを処理していくビットシリアル・アーキテクチャを基づいて設計されていた．しかし，ビットシリアル・アーキテクチャはスループットが低いという問題がある．本報告では，高クロック周波数での動作が可能なビットスライス乗算器を提案する．ビットスライス乗算器は，単純に構成するとビットスライス幅に比例した大きさのフィードバックループを持つ．提案するビットスライス乗算器では，フィードバックループの大きさを，ビットシリアル乗算器のフィードバックループと同程度の大きさに抑える回路構造を用い，高クロック周波数での動作を可能とする．ビットスライス幅に比例してスループットは向上し，比例してジョセフソン接合数は増加する． |
| （英） | Single flux quantum (SFQ) circuits are expected as next-generation circuits. Arithmetic circuits using SFQ circuits have been designed based on bit-serial structure. When the bit width of input data increases, the number of cycles to input data increases. In this report, we propose a multiplier operating at high frequency based on bit-slice architecture. Bit-slice multipliers have feedback loops, and the clock frequency depends on the size of these loops. In the proposed bit-slice multiplier, we minimize the feedback loops. We show that the throughput of the proposed bit-slice multiplier is improved in proportion to bit-slice width, and that the hardware cost of the proposed bit-slice multiplier increases in proportion to bit-slice width. | |
| キーワード | （和） | SFQ回路 / 再構成可能なデータパス / 乗算器 / ビットスライス / / / / |
| （英） | SFQ circuit / reconfigurable data-path / multiplier / bit-slice / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 130, SCE2011-9, pp. 47-52, 2011年7月. | |
| 資料番号 | SCE2011-9 | |
| 発行日 | 2011-07-06 (SCE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SCE2011-9 |
|
| 研究会情報 | |
| 研究会 | SCE |
| 開催期間 | 2011-07-13 - 2011-07-13 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 超伝導マイクロ波応用、信号処理基盤技術及びその応用、一般 |
| テーマ（英） | Microwave technologies, signal processing technologies and their applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SCE |
| 会議コード | 2011-07-SCE |
| 本文の言語 | 日本語 |
| タイトル（和） | SFQ回路を用いた高スループットなビットスライス乗算器 |
| サブタイトル（和） | |
| タイトル（英） | High-Throuput Bit-Slice Multipliers Using SFQ Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(2)（和/英） | 再構成可能なデータパス / reconfigurable data-path |
| キーワード(3)（和/英） | 乗算器 / multiplier |
| キーワード(4)（和/英） | ビットスライス / bit-slice |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 成瀬 遥平 / Yohei Naruse / ナルセ ヨウヘイ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 鬼頭 信貴 / Nobutaka Kito / キトウ ノブタカ |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 高木 直史 / Naofumi Takagi / タカギ ナオフミ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-07-13 15:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SCE |
| 資料番号 | SCE2011-9 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.130 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2011-07-06 (SCE) |
[研究会発表申込システムのトップページに戻る]