| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-07-29 09:00 細粒度パワーゲーティングを適用した演算モジュールの構成方式に関する研究 ○王 蔚涵（慶大）・太田雄也（芝浦工大）・雷 チョウ・石井義史（慶大）・宇佐美公良（芝浦工大）・天野英晴（慶大）  CPSY2011-9 |
|
| 抄録 | （和） | CMOS 回路の微細化に伴うリーク電力の増大に対応するために,我々の研究室は共同研究として細粒度 のランタイムパワーゲーティングを実現したMIPS R3000 CPU Geyser-1を試作した.本研究では,細粒度パワー ゲーティングの実装方式に注目し Geyser-1 で適用された Cell-Based 型と Row-Based 型の両実装方式を Geyser-1 の 4 つの演算回路に適用し,Geyser-1 におけるリーク電力の削減効果等を解析,比較した.評価の結果,実装面積は Row-Based 型が Cell-Based 型に比べ約半分以下と優れていることがわかったが,wake-up 遅延では Cell-Based 型が 約 3ns 以下と短く,対して Row-Based 型は回路規模の大きい除算器で 4.6ns と長かった.リーク電力削減可能となる スリープ時間の分岐点,Break Even Time(BET)はRow-Based型実装方式がCell-Based型実装方式に比べて短かっ た.また,25 °Cで JPEG エンコードを処理させた場合,Cell-Based 型は 26%,Row-Based 型では 28%のリーク電力 削減が達成できたが,高温ではトランジェントグリッチの影響を受け,Cell-Based 型の方がリーク電力削率が優れて いることが分かった. |
| （英） | High speed power gating techniques are useful for reducing leakage power by functional units of CPU core. This paper presents a design and implemetation of functional units on a MIPS R3000 processor with the Row-based power gating technique. Compared with the cell-based power gating technique, which is implemented in our previous work – Geyser-1, the row-based power gating technique can achieve shorter Break-Even time but at a cost of a slightly longer wake-up latency. The post-layout simulation with a benchmark program, JPEG Encoder, shows that with Row-based power gaitng, the leakage power of 4 functional units on MIPS R3000 can be reduced by 28% at 25C; on the other hand, with row-based power gaitng the leakage can be reduced by 26%. | |
| キーワード | （和） | 低消費電力 / Power Gating / プロセッサ / / / / / |
| （英） | Low Power / Power Gating / Processor / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 163, CPSY2011-9, pp. 1-6, 2011年7月. | |
| 資料番号 | CPSY2011-9 | |
| 発行日 | 2011-07-21 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2011-9 |
|
| 研究会情報 | |
| 研究会 | DC CPSY |
| 開催期間 | 2011-07-28 - 2011-07-29 |
| 開催地（和） | かごしま県民交流センター |
| 開催地（英） | |
| テーマ（和） | 2011年並列／分散／協調処理に関する 『鹿児島』サマー・ワークショップ（SWoPP鹿児島2011） |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2011-07-DC-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 細粒度パワーゲーティングを適用した演算モジュールの構成方式に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | Reducing Leakage Power Consumption of Functional Units with Fine-grained Power Gating |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 低消費電力 / Low Power |
| キーワード(2)（和/英） | Power Gating / Power Gating |
| キーワード(3)（和/英） | プロセッサ / Processor |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 王 蔚涵 / Weihan Wang / オウ イカン |
| 第1著者 所属（和/英） | 慶應 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 太田 雄也 / Yuya Ohta / オオタ ユウヤ |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura inst. of tech.) |
| 第3著者 氏名（和/英/ヨミ） | 雷 チョウ / Lei Zhao / レイ チョウ |
| 第3著者 所属（和/英） | 慶應大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 石井 義史 / Yoshifumi Ishii / イシイ ヨシフミ |
| 第4著者 所属（和/英） | 慶應大学 (略称： 慶大) Keio University (略称： Keio univ.) |
| 第5著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第5著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura inst. of tech.) |
| 第6著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第6著者 所属（和/英） | 慶應大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-07-29 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2011-9 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.163 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2011-07-21 (CPSY) |
[研究会発表申込システムのトップページに戻る]