| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-10-25 13:30 MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム ○武井康浩・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆（東北大）  SIP2011-73 ICD2011-76 IE2011-72 |
|
| 抄録 | （和） | メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして，CPUとアクセラレータを組み合わせたヘテロジニアスマルチコアアーキテクチャが注目されている． 応用に依存して処理の性質，要求仕様などが異なるため，応用に応じて最適なアクセラレータの構成も異なる． そこで，本稿では，再構成可能デバイスであるFPGAを用いてヘテロジニアスマルチコアアーキテクチャのプラットフォームを構築し，応用毎に最適なアーキテクチャを構築することを目的とする． 特に，独立制御可能な演算器が2次元アレイ状に接続されたMIMD-2D型アクセラレータを備えるヘテロジニアスマルチコアアーキテクチャのためのFPGAプラットフォームを報告する． |
| （英） | Heterogeneous multi-core architectures with CPUs and accelerators attract many attentions since they can achieve energy-efficient computing for various areas such as media processing and high-performance computing. It is important to explore the suitable architecture for each application since the suitable architectures are different from application to application. This paper reports an FPGA implementation of a heterogeneous multicore architecture with a MIMD-2D-type accelerator where independently-controlled ALUs are aligned in a 2-dimensional array. |
|
| キーワード | （和） | ヘテロジニアスマルチコアプロセッサ / 動的再構成 / FPGA / メモリアロケーション / / / / |
| （英） | heterogeneous multicore processor / dynamically reconfiguration / FPGA / memory allocation / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 258, ICD2011-76, pp. 73-76, 2011年10月. | |
| 資料番号 | ICD2011-76 | |
| 発行日 | 2011-10-17 (SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIP2011-73 ICD2011-76 IE2011-72 |
|
| 研究会情報 | |
| 研究会 | ICD IE SIP IPSJ-SLDM |
| 開催期間 | 2011-10-24 - 2011-10-25 |
| 開催地（和） | 一の坊（仙台） |
| 開催地（英） | Ｉｃｈｉｎｏｂｏ(Sendai) |
| テーマ（和） | プロセッサ，DSP，画像処理技術および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2011-10-ICD-IE-SIP-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム |
| サブタイトル（和） | |
| タイトル（英） | FPGA Platform for Heterogeneous Multicore Processors with MIMD-ALU-array-type Dynamically Reconfigurable Accelerators |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ヘテロジニアスマルチコアプロセッサ / heterogeneous multicore processor |
| キーワード(2)（和/英） | 動的再構成 / dynamically reconfiguration |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | メモリアロケーション / memory allocation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 武井 康浩 / Yasuhiro Takei / タケイ ヤスヒロ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | ハシタ ムトゥマラ ウィシディスーリヤ / Hasitha Muthumala Waidyasooriya / ハシタ ムトゥマラ ウィシディスーリヤ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 亀山 充隆 / Michitaka Kameyama / カメヤマ ミチタカ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-10-25 13:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SIP2011-73, ICD2011-76, IE2011-72 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.257(SIP), no.258(ICD), no.259(IE) |
| ページ範囲 | pp.73-76 |
| ページ数 | 4 |
| 発行日 | 2011-10-17 (SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]