お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-11-09 10:25
拡張Duffing方程式を内蔵したスイッチト・キャパシタカオスニューロン回路の改良
新井昌樹堀尾喜彦東京電機大)・合原一幸東大NLP2011-94
抄録 (和) Duffing方程式に付加的外力を導入した拡張Duffing方程式を内部状態として持つニューロンモデルが提案されており,このモデルの結合系により巡回セールスマン問題が良好に解けることが示されている.
我々は,以前このモデルの離散時間積分器による実装手法を提案し,スイッチト・キャパシタ回路を用いて回路実装した.
本論文では,以前提案した離散時間積分器を用いた回路実装手法に対して,回路規模を削減するためにOPアンプの時分割多重を用いる構成方法を提案する.
さらに,個別部品による電子回路実装を行い,提案する回路により元のモデルがより効率的に実現できることを示す. 
(英) A neuron model with the internal state given by the extended Duffing equation was proposed.
In this model, additional the external force to the Duffing equation controls the neuron activities.
Moreover, it was shown through numerical simulations that the proposed neuron model could be applicable to the traveling salesman problems.
We proposed a technique to implement the above model with discrete-time integrators.
Furthermore, we built an experimental circuit with switched-capacitor(SC) integrators.
In this paper, we simplify the former SC circuit by adopting the time-multiplexing of the operational amplifier, resulting a simpler circuit.
Furthermore, we implement the proposed circuit with discrete circuit elements.
From the circuit experiments, we confirm correct operation of the proposed circuit.
キーワード (和) カオスニューロン回路 / Duffing方程式 / スイッチト・キャパシタ回路 / / / / /  
(英) Chaotic neuron circuit / Duffing equation / Switched-capacitor circuit / / / / /  
文献情報 信学技報, vol. 111, no. 276, NLP2011-94, pp. 19-24, 2011年11月.
資料番号 NLP2011-94 
発行日 2011-11-02 (NLP) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード NLP2011-94

研究会情報
研究会 NLP  
開催期間 2011-11-09 - 2011-11-11 
開催地(和) 宮古島マリンターミナル2F研修室 
開催地(英) Miyako Island Marine Terminal 
テーマ(和) 一般 
テーマ(英) General 
講演論文情報の詳細
申込み研究会 NLP 
会議コード 2011-11-NLP 
本文の言語 日本語 
タイトル(和) 拡張Duffing方程式を内蔵したスイッチト・キャパシタカオスニューロン回路の改良 
サブタイトル(和)  
タイトル(英) A Compact Switched-Capacitor Chaotic Neuron Circuit with Extended Duffing Equation 
サブタイトル(英)  
キーワード(1)(和/英) カオスニューロン回路 / Chaotic neuron circuit  
キーワード(2)(和/英) Duffing方程式 / Duffing equation  
キーワード(3)(和/英) スイッチト・キャパシタ回路 / Switched-capacitor circuit  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 新井 昌樹 / Masaki Arai / アライ マサキ
第1著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第2著者 氏名(和/英/ヨミ) 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ
第2著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第3著者 氏名(和/英/ヨミ) 合原 一幸 / Kazuyuki Aihara / アイハラ カズユキ
第3著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2011-11-09 10:25:00 
発表時間 25分 
申込先研究会 NLP 
資料番号 NLP2011-94 
巻番号(vol) vol.111 
号番号(no) no.276 
ページ範囲 pp.19-24 
ページ数
発行日 2011-11-02 (NLP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会