| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-28 16:05 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正 ○森本浩之・後藤弘明（九工大）・藤原 宗（新日本無線）・中村和之（九工大）  VLD2011-65 DC2011-41 |
|
| 抄録 | （和） | オペアンプ回路のオフセット補正を、製造後に可能にする新規回路方式を開発した。クローズドループ型の補正フィードバック方式を開発し、精度を維持しつつ高速な補正動作を実現した。また、補正のための付加回路の面積の大半を占めるD/Aコンバーター回路には、Folded-Alternated Resistor String DACを開発した。これにより従来タイプのDACに比べて同等の精度でありながら、半分以下の面積と低消費電力化を実現した。0.35um標準CMOSプロセスによる試作を行い、実測を行った結果、校正によりオフセットが1.5mV以下に抑えられることを確認した。 |
| （英） | This paper describes the development of a circuit system that enables the offset calibration of an op-amp circuit after production. A closed-loop feedback system was developed to realize high-speed and accurate offset calibration action. For the D/A converter which occupies most of the area for the additional calibration circuit, the Folded-Alternated Resistor String DAC was developed. This reduced the area by more than 50% and realized low power consumption while maintaining the same accuracy as a conventional type of DAC. The fabrication with standard 0.35µm CMOS, followed by actual measurement, has confirmed that the offset can be confined to no more than 1.5mV using the new calibration circuit. With this technique, miniaturization of a whole op-amp system can be achieved, because the layout size of each circuit consisting of op-amps can be reduced when using this offset correction circuit. | |
| キーワード | （和） | オペアンプ / オフセット / 校正 / D/Aコンバーター / 抵抗ストリング / / / |
| （英） | Op-amp / offset / calibration / D/A converter / resistor string / / / | |
| 文献情報 | 信学技報, vol. 111, no. 324, VLD2011-65, pp. 79-84, 2011年11月. | |
| 資料番号 | VLD2011-65 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-65 DC2011-41 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正 |
| サブタイトル（和） | |
| タイトル（英） | CMOS Op-amp Offset Calibration Technique Using a Closed Loop Offset Amplifier and Compact Resistor String DAC |
| サブタイトル（英） | |
| キーワード(1)（和/英） | オペアンプ / Op-amp |
| キーワード(2)（和/英） | オフセット / offset |
| キーワード(3)（和/英） | 校正 / calibration |
| キーワード(4)（和/英） | D/Aコンバーター / D/A converter |
| キーワード(5)（和/英） | 抵抗ストリング / resistor string |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 森本 浩之 / Hiroyuki Morimoto / モリモト ヒロユキ |
| 第1著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 後藤 弘明 / Hiroaki Goto / ゴトウ ヒロアキ |
| 第2著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： KIT) |
| 第3著者 氏名（和/英/ヨミ） | 藤原 宗 / Hajime Fujiwara / フジワラ ハジメ |
| 第3著者 所属（和/英） | 新日本無線 (略称： 新日本無線) New Japan Radio Co., Ltd. (略称： NJR) |
| 第4著者 氏名（和/英/ヨミ） | 中村 和之 / Kazuyuki Nakamura / ナカムラ カズユキ |
| 第4著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： KIT) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-28 16:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-65, DC2011-41 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]