| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-29 09:00 テスト設計選択のためのLSI設計製造コストモデル ○志水 昂・岩垣 剛・市原英行・井上智生（広島市大）  VLD2011-71 DC2011-47 |
|
| 抄録 | （和） | LSIのテストを容易にするために，多くのテスト設計・テスト容易化設計(DFT) が提案されている． 本論文では，LSIの設計製造を通じて得られる利益を最大化するためのテスト設計を，適切に選択するためのコストモデルを提案する. テスト設計は，LSIのチップ面積，テスト実行時間，テストパターン生成時間，故障検出率の４つの項目に影響を与えるため，スキャン設計，組込み自己テスト(BIST) 設計，テストデータ圧縮・展開設計の３つのテスト設計についてこの4 つの関係をモデル化する． このモデルにより各テスト設計のトレードオフを捉え，設計製造環境に応じた設計製造コストを示すことができようになり，その結果LSI 設計フローの早い段階で適切なテスト設計（DFT手法とそのパラメータ）を容易に選択できるようになる． 提案モデルを用いることで，いくつかの設計製造環境に応じて適切にテスト設計を選択できることを示す． |
| （英） | Many test designs (or DFTs: designs-for-testability) have been proposed to overcome some issues around LSI testing. In this paper, we propose a cost model for comparing several test designs in terms of the final profit of LSI design and manufacturing. Test designs can affect four parameters: chip area, testing time, test generation time and fault coverage; in the proposed model, we clarify the relationship among these parameters for major three test designs: scan design, built-in self-test (BIST) design and test compression design. The proposed model reveals the final profit for each test design in a given LSI design and manufacturing environment, so that it can designate a suitable test design in the early stage of LSI design flow. We show examples of the application of the proposed model for test design selection in some environments. |
|
| キーワード | （和） | テスト容易化設計 / 設計 / 製造 / コスト / モデル / トレードオフ / / |
| （英） | design-for-testability / desig / manufactur / cost / model / trade-off / / | |
| 文献情報 | 信学技報, vol. 111, no. 325, DC2011-47, pp. 115-120, 2011年11月. | |
| 資料番号 | DC2011-47 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-71 DC2011-47 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | テスト設計選択のためのLSI設計製造コストモデル |
| サブタイトル（和） | |
| タイトル（英） | Modeling Economics of LSI Design and Manufacturing for Selecting Test Design. |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テスト容易化設計 / design-for-testability |
| キーワード(2)（和/英） | 設計 / desig |
| キーワード(3)（和/英） | 製造 / manufactur |
| キーワード(4)（和/英） | コスト / cost |
| キーワード(5)（和/英） | モデル / model |
| キーワード(6)（和/英） | トレードオフ / trade-off |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 志水 昂 / Noboru Shimizu / シミズ ノボル |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 岩垣 剛 / Tsuyoshi Iwagaki / イワガキ ツヨシ |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 市原 英行 / Hideyuki Ichihara / イチハラ ヒデユキ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 井上 智生 / Tomoo Inoue / イノウエ トモオ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-29 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2011-71, DC2011-47 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.115-120 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]