| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-29 10:15 テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法 ○岡田靖彦・四柳浩之・橋爪正樹（徳島大）  VLD2011-74 DC2011-50 |
|
| 抄録 | （和） | スキャンベースBIST の技術を応用した手法として，BIST 内部で発生する擬似乱数パターンをインバータブロックで反転し，ATPG パターンを回路に印加することで高い故障検出率を得ることができるBAST(BIST-Aided Scan Test) が提案されている．本稿では，テストデータ量削減のための反転信号シフト可能な反転信号型BAST構成とテストパターン生成法を提案する．提案手法は，両立FF 集合に同値を割り当てる制約の下でテストパターンを生成することで，ATPG パターンの相関関係とLFSR の相関関係と一致しやすくなり，テストデータ量の削減が可能である．ISCAS89，ITC99 ベンチマーク回路を対象回路として，提案手法のテストデータ量削減効果を評価する． |
| （英） | BIST-aided scan test (BAST) has been proposed as one of the techniques that enhance scan-based BIST.The BAST architecture can achieve high fault coverage by applying ATPG patterns to a circuit through the inverter block that flips some bits in random pattern generated by LFSR. In this paper, we propose a BAST architecture that utilizes compatible flip-flops in configuring scan chains and includes an inverter block that can shift inverter code to reduce test data. We also propose an ATPG method for our BAST that assigns the inconflicting values to the compatible flip-flops to reduce test data by increasing the correlation between ATPG and PRPG patterns. We also show the effectiveness of our method by the experimental results for ISCAS 89 and ITC99 benchmark circuits. | |
| キーワード | （和） | BAST / テストデータ量削減 / テストパターン生成 / スキャンチェーン構成 / 両立FF集合 / / / |
| （英） | BAST / test data reduction / test pattern generation / scan chain configuration / compatible flip-flops / / / | |
| 文献情報 | 信学技報, vol. 111, no. 325, DC2011-50, pp. 133-138, 2011年11月. | |
| 資料番号 | DC2011-50 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-74 DC2011-50 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法 |
| サブタイトル（和） | |
| タイトル（英） | A BIST-Aided Scan Test using Shifting Inverter Code and a TPG Method for Test Data Reduction |
| サブタイトル（英） | |
| キーワード(1)（和/英） | BAST / BAST |
| キーワード(2)（和/英） | テストデータ量削減 / test data reduction |
| キーワード(3)（和/英） | テストパターン生成 / test pattern generation |
| キーワード(4)（和/英） | スキャンチェーン構成 / scan chain configuration |
| キーワード(5)（和/英） | 両立FF集合 / compatible flip-flops |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡田 靖彦 / Yasuhiko Okada / オカダ ヤスヒコ |
| 第1著者 所属（和/英） | 徳島大学 (略称： 徳島大) The University of Tokushima (略称： Univ. of Tokushima) |
| 第2著者 氏名（和/英/ヨミ） | 四柳 浩之 / Hiroyuki Yotsuyanagi / ヨツヤナギ ヒロユキ |
| 第2著者 所属（和/英） | 徳島大学 (略称： 徳島大) The University of Tokushima (略称： Univ. of Tokushima) |
| 第3著者 氏名（和/英/ヨミ） | 橋爪 正樹 / Masaki Hashizume / ハシヅメ マサキ |
| 第3著者 所属（和/英） | 徳島大学 (略称： 徳島大) The University of Tokushima (略称： Univ. of Tokushima) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-29 10:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2011-74, DC2011-50 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.133-138 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]