| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-30 09:25 デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法 ○吉川薫平・佐々木悠太（神戸大）・市川浩司（デンソー）・齊藤義行（パナソニック）・永田 真（神戸大/JST）  CPM2011-163 ICD2011-95 |
|
| 抄録 | （和） | ICの電源雑音は、チップ・パッケージ・ボードを統合したPDN(Power Delivery Network)のインピーダンス特性および回路の動作周波数によって特徴付けられる. 65 nmCMOSプロセスで試作したチップに高分解能のオンチップ波形モニタ回路を搭載し電源雑音評価を行うことで、電源雑音に含まれる周波数成分とオンチップデジタル回路からみたインピーダンスとの関連性を明らかにした. また、オンチップの電源雑音測定結果と磁界プローブ法を用いたオンボード電源電流ノイズを、PDNのインピーダンスの共振という視点において評価した. 加えて、容量充電モデルとPDNのインピーダンスモデルを用いた電源電流解析によりAC電源雑音を解析した.これらの結果により、協調解析モデルがオンチップのパワーインテグリティとオンボードのEMCにおいて有効であることを示した. |
| （英） | Power noise of an integrated circuit (IC) chip is dominantly characterized by the frequency-domain impedance of a chip-package-board integrated power delivery network (PDN) and the operating frequency of circuits. A 65 nm CMOS chip embedding a high precision on-chip waveform capturer clearly exhibits the relation of AC power noise components with the parallel resonance seen from on-chip digital circuits. On-chip voltage noise measured by the waveform capturer and on-board current noise by a near-field magnetic field probe are also experimentally related to each other, in the context of the resonance. In addition, fast power current analysis uses a capacitor charging model of digital circuits and embodies accurate co-simulation of AC power noise, along with a chip-package-board integrated PDN impedance model. A predictive measure in the design of IC chips is provided toward on-chip power supply integrity (PSI) as well as off-chip electromagnetic compatibility (EMC). | |
| キーワード | （和） | 電源雑音 / 雑音解析 / パワーインテグリティ / 磁界プローブ / / / / |
| （英） | power noise / noise simulation / power integrity / magnetic probe / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 327, ICD2011-95, pp. 73-78, 2011年11月. | |
| 資料番号 | ICD2011-95 | |
| 発行日 | 2011-11-21 (CPM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPM2011-163 ICD2011-95 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法 |
| サブタイトル（和） | |
| タイトル（英） | Measurements and Co-Simulation of On-Chip and On-Boad AC Power Noise in Digital Integrated Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 電源雑音 / power noise |
| キーワード(2)（和/英） | 雑音解析 / noise simulation |
| キーワード(3)（和/英） | パワーインテグリティ / power integrity |
| キーワード(4)（和/英） | 磁界プローブ / magnetic probe |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉川 薫平 / Kumpei Yoshikawa / ヨシカワ クンペイ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 佐々木 悠太 / Yuta Sasaki / ササキ ユウタ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 市川 浩司 / Kouji Ichikawa / イチカワ コウジ |
| 第3著者 所属（和/英） | 株式会社デンソー (略称： デンソー) DENSO CORPORATION (略称： DENSO) |
| 第4著者 氏名（和/英/ヨミ） | 齊藤 義行 / Yoshiyuki Saito / サイトウ ヨシユキ |
| 第4著者 所属（和/英） | パナソニック株式会社 (略称： パナソニック) Panasonic Corporation (略称： Panasonic) |
| 第5著者 氏名（和/英/ヨミ） | 永田 真 / Makoto Nagata / ナガタ マコト |
| 第5著者 所属（和/英） | 神戸大学/CREST,JST (略称： 神戸大/JST) Kobe University/CREST,JST (略称： Kobe Univ./CREST,JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-30 09:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | CPM2011-163, ICD2011-95 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.326(CPM), no.327(ICD) |
| ページ範囲 | pp.73-78 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (CPM, ICD) |
[研究会発表申込システムのトップページに戻る]