| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-30 10:30 TDCを組み込んだ遅延故障検出用テスト容易化設計について ○槇本浩之・四柳浩之・橋爪正樹（徳島大）  VLD2011-84 DC2011-60 |
|
| 抄録 | （和） | 本研究では，微小遅延欠陥を検出するためにTDC(Time-to-Digital Converter) を組み込んだ遅延故障検出用テスト容易化回路を提案する．ディープサブミクロン(DSM)IC では，オープン欠陥やショート欠陥を原因とする故障が従来の縮退故障モデルのふるまいをせず，遅延となって現れる場合があるため，故障の検出が困難になってきている．本稿では，TDC を組み込むことで，欠陥の影響により発生する遅延を観測するためのバウンダリスキャンセルについて述べる．提案するTDC を組み込んだバウンダリスキャン回路に対してシミュレーションによる評価を行う． |
| （英） | We propose the design for testability method for detecting delay fault that can form a TDC(Time-to-Digital Converter) to detect small delay faults. In recent deep sub-micron(DSM) ICs, some faults do not behave like conventional stuck-at fault model and hard to be detected. Since most of open and short defects result in circuit delay, detecting delay faults is important for testing DSM ICs. In this paper, we propose a boundary scan cell that can form a TDC to observe the delay caused by detects. We evaluate the delay detection circuit by simulation. | |
| キーワード | （和） | テスト容易化設計 / 遅延故障 / 遅延検出回路 / / / / / |
| （英） | design for testability / delay fault / delay detection circuit / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 325, DC2011-60, pp. 185-190, 2011年11月. | |
| 資料番号 | DC2011-60 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-84 DC2011-60 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | TDCを組み込んだ遅延故障検出用テスト容易化設計について |
| サブタイトル（和） | |
| タイトル（英） | On the design for testability method using Time to Digital Converter for detecting delay faults |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テスト容易化設計 / design for testability |
| キーワード(2)（和/英） | 遅延故障 / delay fault |
| キーワード(3)（和/英） | 遅延検出回路 / delay detection circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 槇本 浩之 / Hiroyuki Makimoto / マキモト ヒロユキ |
| 第1著者 所属（和/英） | 徳島大学大学院 (略称： 徳島大) University of Tokushima graduate school (略称： Univ. of Tokushima) |
| 第2著者 氏名（和/英/ヨミ） | 四柳 浩之 / Hiroyuki Yotsuyanagi / ヨツヤナギ ヒロユキ |
| 第2著者 所属（和/英） | 徳島大学大学院 (略称： 徳島大) University of Tokushima graduate school (略称： Univ. of Tokushima) |
| 第3著者 氏名（和/英/ヨミ） | 橋爪 正樹 / Masaki Hashizume / ハシズメ マサキ |
| 第3著者 所属（和/英） | 徳島大学大学院 (略称： 徳島大) University of Tokushima graduate school (略称： Univ. of Tokushima) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-30 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2011-84, DC2011-60 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.185-190 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]