お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-11-30 09:25
優先度逆転問題を軽減する優先度付きオンチップネットワークルータ
笹川雄二郎松谷宏紀山崎信行慶大CPSY2011-50
抄録 (和) 半導体集積技術が進歩するに連れ,Chip multiprocessor(CMP)に搭載されるコア数が増大してきている.これら多数のコアを効率的に相互接続する方式としてパケット交換方式のNetwork-on-Chip(NoC)が有効とされている.CMP 上でリアルタイムシステムやQuality of Service(QoS)をサポートするためには,優先度付きのパケットを扱うことができる優先度付きNoC が用いられる.優先度付きNoC では,高負荷時に優先度逆転問題が発生し,高優先度パケットの転送遅延の増加やネットワーク全体のスループットの低下が生じてしまう.本論文では,複数の優先度逆転問題の軽減手法を提案し,HDL を用いてそれらの手法をオンチップルータへ実装する.複数のトラフィックを用いてシミュレーションを行い,高優先度パケットと低優先度パケットの平均転送遅延・ジッタ・最大転送遅延を評価した.評価の結果,実装したすべての手法で,高負荷時の高優先度パケットの平均転送遅延・ジッタ・最大転送遅延が低下し,優先度逆転問題の軽減が確認された. 
(英) With advances in fabrication technology, the number of cores on a chip multiprocessor (CMP) increases, and packet-switched Network-on-Chip (NoC) is used for connecting them efficiently. Supporting QoS and real-time system on CMP requires priority-aware NoC that prioritizes high priority packets. Priority inversion occurs at highly-loaded priority-aware NoC, and it reduces system performance. In this paper, we proposed multiple techniques for mitigating priority inversion, and implemented these techniques in on-chip routers. Simulation was performed with three traffic patterns, and we evaluated average latency, jitter and maximum latency of high and low priority packets. Our evaluations show all techniques implemented in this paper mitigated priority inversion.
キーワード (和) オンチップネットワーク / ネットワークオンチップ / 優先度 / 優先度逆転 / / / /  
(英) On-chip networks / Network-on-Chip (NoC) / priority / priority inversion / / / /  
文献情報 信学技報, vol. 111, no. 328, CPSY2011-50, pp. 41-46, 2011年11月.
資料番号 CPSY2011-50 
発行日 2011-11-22 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2011-50

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2011-11-28 - 2011-11-30 
開催地(和) ニューウェルシティ宮崎 
開催地(英) NewWelCity Miyazaki 
テーマ(和) デザインガイア2011 -VLSI設計の新しい大地― 
テーマ(英) Design Gaia 2010 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 優先度逆転問題を軽減する優先度付きオンチップネットワークルータ 
サブタイトル(和)  
タイトル(英) A Priority-Aware On-Chip Network Router for Reducing Priority Inversions 
サブタイトル(英)  
キーワード(1)(和/英) オンチップネットワーク / On-chip networks  
キーワード(2)(和/英) ネットワークオンチップ / Network-on-Chip (NoC)  
キーワード(3)(和/英) 優先度 / priority  
キーワード(4)(和/英) 優先度逆転 / priority inversion  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 笹川 雄二郎 / Yujiro Sasagawa / ササガワ ユウジロウ
第1著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 松谷 宏紀 / Hiroki Matsutani / マツタニ ヒロキ
第2著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 山崎 信行 / Nobuyuki Yamasaki / ヤマサキ ノブユキ
第3著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2011-11-30 09:25:00 
発表時間 25分 
申込先研究会 CPSY 
資料番号 CPSY2011-50 
巻番号(vol) vol.111 
号番号(no) no.328 
ページ範囲 pp.41-46 
ページ数
発行日 2011-11-22 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会