講演抄録/キーワード |
講演名 |
2011-12-16 13:50
低電力20相出力発振回路 ○奥野圭祐・小西恵大・李 赫鍾・和泉慎太郎・川口 博・吉本雅彦(神戸大) ICD2011-132 エレソ技報アーカイブへのリンク:ICD2011-132 |
抄録 |
(和) |
本稿ではmulti-phase oscillator (MPOSC)の低消費電力化に適した,位相補間素子(transfer gate phase coupler, TGPC)を提案する.我々が提案するMPOSCは位相補間素子にnMOSを用いており,電荷を消費しないことで低消費電力を実現する.また,提案MPOSCは出力を任意の数にすることができる.180nm,65nmCMOSプロセスで90°位相差信号を含む20相の位相を出力するMPOSCの試作を行い,プロセススケーラビリティが得られることを確認した.180nmプロセスで設計した試作チップと従来回路との設計比較を行った結果,Power Delay (PD)積に関して,位相補間にインバータを用いた回路と比較し36.6%,nMOSラッチを用いた回路と比較し38.3%改善された.また65nmプロセスで設計した試作チップを測定した結果,DNLは±1.22°,3σジッタは5.82psとなり,消費電力は出力周波数1.85GHz の場合で284μWとなった. |
(英) |
We propose a transfer gate phase coupler for a low-power multi-phase oscillator (MPOSC). The phase coupler is an nMOS transfer gate, which does not waste charge to the ground and thus achieves low power. The proposed MPOSC can set the number of outputs to an arbitrary number. The test circuit in a 180-nm process and a 65-nm process exhibits 20 phases, including 90° different angles. The designs in a 180-nm CMOS process and a 65-nm CMOS process were fabricated to confirm its process scalability; in the respective designs, we observed 36.6% and 38.3% improvements in a power-delay products, compared with the conventional MPOSCs using inverters and nMOS latches. In a 65-nm process, the measured DNL and 3σ period jitter are, respectively, less than ±1.22° and 5.82 ps. The power is 284μW at 1.85 GHz. |
キーワード |
(和) |
multi-phase oscillator / 位相補間素子 / 偶数段位相 / 低消費電力 / プロセルスケーリング / / / |
(英) |
multi-phase oscillator / transfer gate phase coupler / even-numbered phases / low-power / process scalable / / / |
文献情報 |
信学技報, vol. 111, no. 352, ICD2011-132, pp. 149-154, 2011年12月. |
資料番号 |
ICD2011-132 |
発行日 |
2011-12-08 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2011-132 エレソ技報アーカイブへのリンク:ICD2011-132 |