講演抄録/キーワード |
講演名 |
2012-01-20 09:25
位相縮約による非線形発振回路の雑音誘起同期現象の数理解析 ○中田一紀(九大)・三浦佳二(東北大/JST)・浅井哲也(北大) CAS2011-101 |
抄録 |
(和) |
本研究では、非線形発振回路における雑音誘起同期現象を最適化する設計手法について提案する.まず,位相縮約理論に基づいて,発振回路の位相応答特性を随伴固有関数法により数値計算的に求め,雑音誘起同期現象による位相同期促進を最適化する Type II の位相応答特性を示すことを確認した.次に,物理的なデバイスパラメータや回路パラメータと数理的なモデルパラメータとの対応を明らかにした.さらに,実用的な集積化実装の観点から,最適な位相応答曲線を得るための物理的なパラメータの調整方法について系統的に調べた結果について示すとともに,具体的な最適化設計について示す. |
(英) |
We propose a design approach for optimization of noise-induced synchronization among analog sub-RF CMOS oscillator circuits, each of which is known as the Wilson-Cowan type. Based on the phase reduction theory, we numerically computed the phase sensitivity function of the circuit using the adjoint method. As a result, the circuit show the Type II phase sensitivity properties, which are optimal for noise-induced synchronization among nonlinear limit-cycle oscillators subjected to white Gaussian noise. We further clarified the relationship between physical device and circuit parameters and mathematical model parameters of the circuit From the viewpoint of practical integrated circuit implementation, we systematically investigated how to tune the physical parameters to obtain an optimal phase sensitivity function for noise-induced synchronization, and demonstrate an optimized design approach. |
キーワード |
(和) |
雑音誘起位相同期 / 非線形振動子 / 位相感受関数 / 雑音誘起位相アナログCMOS回路 / 集積化実装 / / / |
(英) |
Noise-induced synchronizatioon / Nonlinear oscilllator / Phase sensitivity function / Analog CMOS circuit / Integrated circuit implementation / / / |
文献情報 |
信学技報, vol. 111, no. 377, CAS2011-101, pp. 89-94, 2012年1月. |
資料番号 |
CAS2011-101 |
発行日 |
2012-01-12 (CAS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2011-101 |