| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-01-20 10:30 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ ○鄭 晋旭・中田洋平・奥村俊介・川口 博（神戸大）・吉本雅彦（JST）  ICD2011-139 |
|
| 抄録 | （和） | 本論文では、低電圧動作時における最適なキャッシュの構成が得られる連想度可変キャッシュを提案する。連想度可変キャッシュは2つのキャッシュウェイをペアで構成した構造を持ち、メモリセルとして7T/14T SRAMを使用する。それにより、連想度を可変にすることが可能となり、動作環境に応じて連想度を適切に選ぶことでキャッシュの動作マージンを拡大する。すなわち、動作環境に適したキャッシュの構成を取ることで低電圧動作時の信頼性改善が可能である。実チップの測定に基づく評価の結果、4.93%のIPC劣化で最低動作電圧が115 mV改善できることを確認した。また、面積評価の結果、32 KBキャッシュの場合1.91%、256 KBキャッシュの場合5.57%の面積オーバヘッドがあることを確認した。 |
| （英） | This paper presents a dependable cache memory for which associativity can be reconfigured dynamically. The proposed associativity-reconfigurable cache consists of pairs of cache ways. The proposed cache can dynamically enhance its reliability in the dependable mode, thereby trading off its performance. The reliability of the proposed cache can be scaled by reconfiguring its associativity. Moreover, the configuration can be chosen based upon current operating conditions. Our chip measurement results show that the proposed dependable cache possesses the scalable characteristic of reliability. Moreover, it can decrease the minimum operating voltage by 115 mV. The cycle accurate simulation shows that designing the L1, L2 caches using the proposed scheme results in 4.93% IPC loss on average. Area estimation results show that the proposed cache adds area overhead of 1.91% and 5.57% in 32-KB and 256-KB caches, respectively. | |
| キーワード | （和） | キャッシュ / SRAM / 信頼性 / 連想度可変 / / / / |
| （英） | Cache / SRAM / Reliability / Variable Associativity / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 388, ICD2011-139, pp. 55-60, 2012年1月. | |
| 資料番号 | ICD2011-139 | |
| 発行日 | 2012-01-12 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2011-139 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2012-01-19 - 2012-01-20 |
| 開催地（和） | 電通大 |
| 開催地（英） | |
| テーマ（和） | 集積回路とアーキテクチャの協創 ～ノーマリオフコンピューティングによる低消費電力化への挑戦～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2012-01-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ |
| サブタイトル（和） | |
| タイトル（英） | Associativity-Variable Cache to Adaptively Expand Operating Voltage Margin |
| サブタイトル（英） | |
| キーワード(1)（和/英） | キャッシュ / Cache |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | 信頼性 / Reliability |
| キーワード(4)（和/英） | 連想度可変 / Variable Associativity |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鄭 晋旭 / Jinwook Jung / チョン ジンウク |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中田 洋平 / Yohei Nakata / ナカタ ヨウヘイ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 奥村 俊介 / Shunsuke Okumura / オクムラ シュンスケ |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 川口 博 / Hiroshi Kawaguchi / カワグチ ヒロシ |
| 第4著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 吉本 雅彦 / Masahiko Yoshimoto / ヨシモト マサヒコ |
| 第5著者 所属（和/英） | 独立行政法人科学技術振興機構 ‡独立行政法人科学技術振興機構 ‡独立行政法人科学技術振興機構 ‡独立行政法人科学技術振興機構 (略称： JST) JST (略称： JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-01-20 10:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2011-139 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.388 |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2012-01-12 (ICD) |
[研究会発表申込システムのトップページに戻る]