| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-01-20 15:10 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価 ○小松与志也・張山昌論・石原翔太・土屋亮人・亀山充隆（東北大）  ICD2011-142 |
|
| 抄録 | （和） | 本論文では回路の稼働率に応じて同期式あるいは非同期式に回路の動作を選択できるハイブリッドFPGAを提案する．ロジックブロックやスイッチブロック等のデータパスを構成するコンポーネントは同期式回路モードと非同期式回路モードを持つよう構成されている．また，同期式回路と非同期式回路の間の通信は一般的にFIFOを介して行われるが，本論文ではロジックブロックを用いて効率的にFIFOを構成する手法を提案する．提案FPGAを65nmプロセスで試作し評価を行った． |
| （英） | This paper presents an FPGA architecture that combines synchronous and asynchronous architectures. Datapath components such as logic blocks and switch blocks are designed so as to run in asynchronous and synchronous modes. Moreover, a logic block is presented that implements area-efficient First-in-first-out(FIFO) interfaces, which are usually used for communication between synchronous and asynchronous logic cores. The FPGA based on the hybrid architecture is fabricated in a 65nm process. | |
| キーワード | （和） | FPGA / リコンフィギャラブルVLSI / セルフタイムドアーキテクチャ / 遅延インセンシティブアーキテクチャ / / / / |
| （英） | FPGA / Reconfigurable VLSI / Self-timed architecture / Delay-insensitive architecture / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 388, ICD2011-142, pp. 93-96, 2012年1月. | |
| 資料番号 | ICD2011-142 | |
| 発行日 | 2012-01-12 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2011-142 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2012-01-19 - 2012-01-20 |
| 開催地（和） | 電通大 |
| 開催地（英） | |
| テーマ（和） | 集積回路とアーキテクチャの協創 ～ノーマリオフコンピューティングによる低消費電力化への挑戦～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2012-01-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価 |
| サブタイトル（和） | |
| タイトル（英） | An Evaluation of An FPGA Based on Synchronous/Asynchronous Hybrid Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | リコンフィギャラブルVLSI / Reconfigurable VLSI |
| キーワード(3)（和/英） | セルフタイムドアーキテクチャ / Self-timed architecture |
| キーワード(4)（和/英） | 遅延インセンシティブアーキテクチャ / Delay-insensitive architecture |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小松 与志也 / Yoshiya Komatsu / コマツ ヨシヤ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 石原 翔太 / Shota Ishihara / イシハラ ショウタ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 土屋 亮人 / Ryoto Tsuchiya / ツチヤ リョウト |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 亀山 充隆 / Michitaka Kameyama / カメヤマ ミチタカ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-01-20 15:10:00 |
| 発表時間 | 30分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2011-142 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.388 |
| ページ範囲 | pp.93-96 |
| ページ数 | 4 |
| 発行日 | 2012-01-12 (ICD) |
[研究会発表申込システムのトップページに戻る]