| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-01-23 14:50 Golden-Ratio-Encoderの回路実装に対する検討 ～ オペアンプのオフセットと有限ゲインの影響 ～ ○福島弘貴・堀尾喜彦（東京電機大）・合原一幸（東大）  NLP2011-128 |
|
| 抄録 | （和） | $\beta$エンコーダは，変換誤差の収束がビット長に対して指数関数的であり，回路素子特性の変動に対してロバストなA/D変換方式である．近年，$\beta$エンコーダを基にし，黄金比$\phi$を変換の基数とするgolden-ratio-encoder (GRE)が提案された．このGREは，$\beta$エンコーダの特徴に加え，変換基数$\beta$を推定する必要が無く，常に$\phi$を用いて復号すればよい．これらの特徴は，特に，素子特性が悪い微細化プロセスでの集積回路化において非常に有用である．しかし，GREは2時刻前までの状態を記憶することが必要であり，保持している値が変化した場合，復号に黄金比$\phi$を用いると性能が劣化する．そこで，復号に用いる実効基数$\hat{\phi}$の値を特性方程式により推定する方法が提案されているが，回路実装には適していない．本論文では，GREを集積回路化する際の問題点について考察する．ここでは，GREをスイッチト・キャパシタ回路を用いて実装する場合を例に挙げ，オペアンプのオフセット電圧や有限ゲインの影響をシミュレーション実験により評価する．次に，従来の特性方程式による変換基数の推定に変わり，オペアンプのゲインから直接実効変換基数$\hat{\phi}$を推定する方法を提案する． |
| （英） | The $\beta$-encoder is an A/D converter with an exponential bit-rate accuracy with respect to the bit length $L$, and robustness for circuit parameter deviations. Recently, a golden-ratio-encoder (GRE) was proposed. GRE is a data conversion method with a radix of the golden-ratio $\phi$ based on the $\beta$-encoder. GRE uses two previous (time-delayed) internal states to encode the input signal. However, if the delayed signals were fluctuated, the decoding performance deteriorates if we blindly use $\phi$ as a radix. Although an estimation technique for an effective radix $\hat{\phi}$ through a characteristic equation was given, it is not suitable for circuit implementations. In this paper, we discuss practical issues on integrated circuit implementations of GRE. First, we show an example of switched-capacitor circuit implementation of GRE. Then, we evaluate the effects of offset voltage and finite gain of an op-amp. Second, we propose a novel method to estimate the effective value of the radix of conversion $\hat{\phi}$ from the gain of op-amp in the circuit. |
|
| キーワード | （和） | golden-ratio-encoder (GRE) / $\beta$エンコーダ / A/D変換回路 / / / / / |
| （英） | golden-ratio-encoder (GRE) / $\beta$-encoder / A/D converter / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 395, NLP2011-128, pp. 23-28, 2012年1月. | |
| 資料番号 | NLP2011-128 | |
| 発行日 | 2012-01-16 (NLP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NLP2011-128 |
|
| 研究会情報 | |
| 研究会 | NLP |
| 開催期間 | 2012-01-23 - 2012-01-24 |
| 開催地（和） | 會津稽古堂 |
| 開催地（英） | Aizu-keiko-do Hall |
| テーマ（和） | 一般 |
| テーマ（英） | General |
| 講演論文情報の詳細 | |
| 申込み研究会 | NLP |
| 会議コード | 2012-01-NLP |
| 本文の言語 | 日本語 |
| タイトル（和） | Golden-Ratio-Encoderの回路実装に対する検討 |
| サブタイトル（和） | オペアンプのオフセットと有限ゲインの影響 |
| タイトル（英） | Switched-Capacitor Circuit Implementation of Golden-Ratio-Encoder |
| サブタイトル（英） | Effects of the offset voltage and finite gain of an op-amp |
| キーワード(1)（和/英） | golden-ratio-encoder (GRE) / golden-ratio-encoder (GRE) |
| キーワード(2)（和/英） | $\beta$エンコーダ / $\beta$-encoder |
| キーワード(3)（和/英） | A/D変換回路 / A/D converter |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 福島 弘貴 / Hirotaka Fukushima / フクシマ ヒロタカ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 合原 一幸 / Kazuyuki Aihara / アイハラ カズユキ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-01-23 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NLP |
| 資料番号 | NLP2011-128 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.395 |
| ページ範囲 | pp.23-28 |
| ページ数 | 6 |
| 発行日 | 2012-01-16 (NLP) |
[研究会発表申込システムのトップページに戻る]