| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-03-02 16:15 ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装 ○川口雄輝・水頭一壽・松谷宏紀・山崎信行（慶大）  CPSY2011-85 DC2011-89 |
|
| 抄録 | （和） | 組込みシステム向けマルチコアアーキテクチャでは,アプリケーションに合わせて大きさや機能及び速度の異なるプロセッサ,メモリ,及び各種 I/O を接続したヘテロジニアスな構成が有効である.とりわけ,組込みシステムの特色でもある各種 I/O 処理を低遅延かつ高スループットで実現できるマルチコアプロセッサ向け I/O 制御機構の実現が望まれる.そこで本研究ではマルチコアプロセッサにおいて I/O 処理専用のコアを持つヘテロジニアスなマルチコアプロセッサを想定し,そのコアに I/O 制御機構を設計,実装することで効率的な I/O 処理を実現する.設計した I/O 制御機構はハードウェアによる I/O リクエストの管理と I/O デバイスとの通信を可能とし,ソフトウェアでの I/O 制御をした場合と比べ,低遅延かつ高スループットな I/O 操作を実現した. |
| （英） | Heterogeneous multi-core architecture that consists of processors, memory modules, and I/O devices with various sizes, functions, and speeds is one of attractive solutions for embedded systems. In particular, a control mechanism that supports low-latency and high-throughput I/O processing is required for various I/O devices on the heterogeneous multi-core processors. In this paper, we design and implement a dedicated I/O processor for heterogeneous multi-core architecture with various I/O devices. The dedicated I/O core has a hardware mechanism which is in charge of efficient I/O request management and communication with I/O devices. Evaluation results show that the dedicated I/O core improves the I/O access latency and throughput compared with software-based I/O processing. | |
| キーワード | （和） | ヘテロジニアス / マルチコアプロセッサ / I/O / 組込みシステム / / / / |
| （英） | heterogeneous / multi-core processors / I/O / embedded systems / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 461, CPSY2011-85, pp. 91-96, 2012年3月. | |
| 資料番号 | CPSY2011-85 | |
| 発行日 | 2012-02-24 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2011-85 DC2011-89 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-SLDM IPSJ-EMB |
| 開催期間 | 2012-03-02 - 2012-03-03 |
| 開催地（和） | ホテル松島大観荘 |
| 開催地（英） | |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2012 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2012-03-CPSY-DC-SLDM-EMB |
| 本文の言語 | 日本語 |
| タイトル（和） | ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and implementation of I/O control mechanism for heterogeneous multi-core processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ヘテロジニアス / heterogeneous |
| キーワード(2)（和/英） | マルチコアプロセッサ / multi-core processors |
| キーワード(3)（和/英） | I/O / I/O |
| キーワード(4)（和/英） | 組込みシステム / embedded systems |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川口 雄輝 / Yuki Kawaguchi / カワグチ ユウキ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 水頭 一壽 / Kazutoshi Suito / スイトウ カズトシ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 松谷 宏紀 / Hiroki Matsutani / マツタニ ヒロキ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山崎 信行 / Nobuyuki Yamasaki / ヤマサキ ノブユキ |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-03-02 16:15:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2011-85, DC2011-89 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.461(CPSY), no.462(DC) |
| ページ範囲 | pp.91-96 |
| ページ数 | 6 |
| 発行日 | 2012-02-24 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]