| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-03-27 13:50 完全差動スイッチト・キャパシタGolden-Ratio-Encoder回路 ○福島弘貴・堀尾喜彦（東京電機大）・合原一幸（東大）  NLP2011-143 |
|
| 抄録 | （和） | 近年，$\beta$エンコーダを基にし，黄金比$\phi$を変換の基数とするgolden-ratio-encoder (GRE)が提案された．このGREは，変換誤差の収束がビット長に対して指数関数的であり，回路素子特性の変動に対してロバストなA/D変換方式である．さらに，使用する$\beta$の値によらず，常に黄金比$\phi$を用いて復号が可能である．これらの特徴は，特に，素子特性が悪い微細化プロセスでの集積回路化において非常に有用である．我々はこれまでに，スイッチト・キャパシタ回路を用いて集積回路実装する場合を例に，オペアンプのオフセット電圧と有限ゲインの影響，またコンパレータのオフセット電圧と出力電圧値の影響について考察した． 本論文では，従来のシングルエンド構成のスイッチト・キャパシタGRE回路を完全差動化した，完全差動スイッチト・キャパシタ回路を用いてGREを実現する回路の提案する．さらに，理想的な回路素子を用いたSPICEシミュレーションにより，性能の評価を行う． |
| （英） | Recently, a golden-ratio-encoder (GRE) was proposed for A/D conversion based on the $\beta$-encoder with a radix equal to the golden ratio, $\phi$. GRE is an A/D converter with an exponential bit-rate accuracy with respect to the bit length $L$, and robustness for circuit parameter deviations. These features are useful for integrated circuit implementations with nanometer semiconductor processes, in which the characteristics of the circuit elements are degraded.We have shown a switched-capacitor circuit implementation of GRE.Moreover, we have evaluated the effects of offset voltage and finite gain of the op-amp, and the effects of offset voltage and output voltage of a comparator. In this paper, we propose a fully-differential circuit implementation of switched-capacitor GRE circuit. Then, we confirm the basic characteristics of the proposed circuit through SPICE simulations with ideal circuit components. |
|
| キーワード | （和） | golden-ratio-encoder (GRE) / $\beta$エンコーダ / A/D変換回路 / 完全差動回路 / / / / |
| （英） | golden-ratio-encoder (GRE) / $\beta$-encoder / A/D converter / fully-differential circuit / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 498, NLP2011-143, pp. 11-15, 2012年3月. | |
| 資料番号 | NLP2011-143 | |
| 発行日 | 2012-03-20 (NLP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NLP2011-143 |
|
| 研究会情報 | |
| 研究会 | NLP |
| 開催期間 | 2012-03-27 - 2012-03-28 |
| 開催地（和） | 福江文化会館 |
| 開催地（英） | Fukue Cultural Hall |
| テーマ（和） | 一般 |
| テーマ（英） | General |
| 講演論文情報の詳細 | |
| 申込み研究会 | NLP |
| 会議コード | 2012-03-NLP |
| 本文の言語 | 日本語 |
| タイトル（和） | 完全差動スイッチト・キャパシタGolden-Ratio-Encoder回路 |
| サブタイトル（和） | |
| タイトル（英） | Fully-Differential Switched-Capacitor Circuit Implementation of Golden-Ratio-Encoder |
| サブタイトル（英） | |
| キーワード(1)（和/英） | golden-ratio-encoder (GRE) / golden-ratio-encoder (GRE) |
| キーワード(2)（和/英） | $\beta$エンコーダ / $\beta$-encoder |
| キーワード(3)（和/英） | A/D変換回路 / A/D converter |
| キーワード(4)（和/英） | 完全差動回路 / fully-differential circuit |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 福島 弘貴 / Hirotaka Fukushima / フクシマ ヒロタカ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 合原 一幸 / Kazuyuki Aihara / |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-03-27 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NLP |
| 資料番号 | NLP2011-143 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.498 |
| ページ範囲 | pp.11-15 |
| ページ数 | 5 |
| 発行日 | 2012-03-20 (NLP) |
[研究会発表申込システムのトップページに戻る]