講演抄録/キーワード |
講演名 |
2012-04-10 13:00
組込み自己テストによって高電磁環境下の周期的過渡故障を回避するプロセッサ ○根岸正彦・サイサナソンカム アロムハック・新井雅之・福本 聡(首都大東京) CPSY2012-1 DC2012-1 |
抄録 |
(和) |
本研究では,著者らの研究グループが提案する,高電磁環境下における過渡故障に耐性を持つ順序回路方式の適用例を報告する.より実用的な規模の順序回路の例として,簡単なプロセッサに提案方式を適用した結果を示す.機能BISTを伴う独自設計した8ビットプロセッサが,同時多重に発生する周期的な過渡故障を回避できることをシミュレーションで確認する.また,面積オーバーヘッドに関する比較・評価によって,プロセッサ規模の順序回路についても,提案方式を実用的な面積オーバーヘッドで適用できることを示す. |
(英) |
This paper releases a report of the application for the fault tolerant sequential circuit technique against the periodical transient faults under highly electromagnetic environment which we have proposed in the previous paper. As an example for utility-scale of sequential circuits, the result obtained by applying the proposed technique to simple processor is shown.
By means of logic simulation, we confirm that an 8-bits processor originally designed with functional BIST can avoid the periodical multiple transient faults. We further show that the sequential circuit about the size of processors can be applied the fault tolerant technique at low overhead from the viewpoint of the circuit space. |
キーワード |
(和) |
耐過渡故障回路方式 / オンラインBIST / 電磁放射 / DC-ACインバータ / / / / |
(英) |
transient fault tolerant circuit / on-line functional BIST / electromagnetic radiation / DC-AC inverter / / / / |
文献情報 |
信学技報, vol. 112, no. 2, CPSY2012-1, pp. 1-6, 2012年4月. |
資料番号 |
CPSY2012-1 |
発行日 |
2012-04-03 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2012-1 DC2012-1 |