お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-04-10 13:00
組込み自己テストによって高電磁環境下の周期的過渡故障を回避するプロセッサ
根岸正彦サイサナソンカム アロムハック新井雅之福本 聡首都大東京CPSY2012-1 DC2012-1
抄録 (和) 本研究では,著者らの研究グループが提案する,高電磁環境下における過渡故障に耐性を持つ順序回路方式の適用例を報告する.より実用的な規模の順序回路の例として,簡単なプロセッサに提案方式を適用した結果を示す.機能BISTを伴う独自設計した8ビットプロセッサが,同時多重に発生する周期的な過渡故障を回避できることをシミュレーションで確認する.また,面積オーバーヘッドに関する比較・評価によって,プロセッサ規模の順序回路についても,提案方式を実用的な面積オーバーヘッドで適用できることを示す. 
(英) This paper releases a report of the application for the fault tolerant sequential circuit technique against the periodical transient faults under highly electromagnetic environment which we have proposed in the previous paper. As an example for utility-scale of sequential circuits, the result obtained by applying the proposed technique to simple processor is shown.
By means of logic simulation, we confirm that an 8-bits processor originally designed with functional BIST can avoid the periodical multiple transient faults. We further show that the sequential circuit about the size of processors can be applied the fault tolerant technique at low overhead from the viewpoint of the circuit space.
キーワード (和) 耐過渡故障回路方式 / オンラインBIST / 電磁放射 / DC-ACインバータ / / / /  
(英) transient fault tolerant circuit / on-line functional BIST / electromagnetic radiation / DC-AC inverter / / / /  
文献情報 信学技報, vol. 112, no. 2, CPSY2012-1, pp. 1-6, 2012年4月.
資料番号 CPSY2012-1 
発行日 2012-04-03 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2012-1 DC2012-1

研究会情報
研究会 CPSY DC  
開催期間 2012-04-10 - 2012-04-10 
開催地(和) 東京工業大学 
開催地(英)  
テーマ(和) ディペンダブルコンピューティングシステムおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2012-04-CPSY-DC 
本文の言語 日本語 
タイトル(和) 組込み自己テストによって高電磁環境下の周期的過渡故障を回避するプロセッサ 
サブタイトル(和)  
タイトル(英) A Processor to Tolerate Periodical Transient Faults under Highly Electromagnetic Environment by Using Built in Self Test 
サブタイトル(英)  
キーワード(1)(和/英) 耐過渡故障回路方式 / transient fault tolerant circuit  
キーワード(2)(和/英) オンラインBIST / on-line functional BIST  
キーワード(3)(和/英) 電磁放射 / electromagnetic radiation  
キーワード(4)(和/英) DC-ACインバータ / DC-AC inverter  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 根岸 正彦 / Masahiko Negishi / ネギシ マサヒコ
第1著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metropolitan Univ.)
第2著者 氏名(和/英/ヨミ) サイサナソンカム アロムハック / Aromhack Saysanasongkham / サイサナソンカム アロムハック
第2著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metropolitan Univ.)
第3著者 氏名(和/英/ヨミ) 新井 雅之 / Masayuki Arai / アライ マサユキ
第3著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metropolitan Univ.)
第4著者 氏名(和/英/ヨミ) 福本 聡 / Satoshi Fukumoto / フクモト サトシ
第4著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metropolitan Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-04-10 13:00:00 
発表時間 25分 
申込先研究会 CPSY 
資料番号 CPSY2012-1, DC2012-1 
巻番号(vol) vol.112 
号番号(no) no.2(CPSY), no.3(DC) 
ページ範囲 pp.1-6 
ページ数
発行日 2012-04-03 (CPSY, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会