| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-08-02 09:10 プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造 ○鄭 晋旭・中田洋平・奥村俊介・川口 博・吉本雅彦（神戸大）  SDM2012-63 ICD2012-31 |
|
| 抄録 | （和） | 本論文では、キャッシュのインデックスごとに様々な連想度を取ることによってプロセスばらつきに対応する低電圧キャッシュ構造を提案する。提案キャッシュでは、プロセスばらつきの影響による故障ブロックがキャッシュ内でランダムに分布することに着目し、故障ブロックのみを7T/14T SRAMの回復機構を用いて回復させる。それにより、従来のウェイごと、あるいはキャッシュ全体における一様な回復手法と比べ、面積オーバヘッド、容量オーバヘッドを削減でき、より効率的に低電圧動作を得ることができる。65 nmプロセスで試作した実チップの測定結果、7.81%の容量オーバヘッド、5.22%の面積オーバヘッドのみで80 mVの動作電圧削減効果を確認した。 |
| （英） | In this paper, we propose the mixed associativity scheme using 7T/14T SRAM, which can reduce the minimum operating voltage of the entire cache efficiently. The proposed mixed associativity scheme allows associativities in each index to be various. It exploits the characteristics of manufacturing-induced defects in memory structures and the recovery feature of 7T/14T SRAM. The proposed scheme has no additional cycle penalty. According to our measurement results, the proposed scheme can reduce the minimum operating voltage by 80 mV. Area estimation results show that the area overhead of the proposed cache scheme is 5.22% in 64-KB cache 8-way set-associative cache. | |
| キーワード | （和） | キャッシュ / SRAM / 低電圧動作 / 混合連想度 / / / / |
| （英） | Cache / SRAM / Low-voltage operation / Mixed-associativity / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 170, ICD2012-31, pp. 1-6, 2012年8月. | |
| 資料番号 | ICD2012-31 | |
| 発行日 | 2012-07-26 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2012-63 ICD2012-31 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2012-08-02 - 2012-08-03 |
| 開催地（和） | 札幌市男女共同参画センター |
| 開催地（英） | Sapporo Center for Gender Equality, Sapporo, Hokkaido |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Low-power, low-voltage device and circuit technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2012-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造 |
| サブタイトル（和） | |
| タイトル（英） | A Variation-Aware Low-Voltage Set-Associative Cache with Mixed-Associativity |
| サブタイトル（英） | |
| キーワード(1)（和/英） | キャッシュ / Cache |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | 低電圧動作 / Low-voltage operation |
| キーワード(4)（和/英） | 混合連想度 / Mixed-associativity |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鄭 晋旭 / Jinwook Jung / チョン ジンウク |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中田 洋平 / Yohei Nakata / ナカタ ヨウヘイ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 奥村 俊介 / Shunsuke Okumura / オクムラ シュンスケ |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 川口 博 / Hiroshi Kawaguchi / カワグチ ヒロシ |
| 第4著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 吉本 雅彦 / Masahiko Yoshimoto / ヨシモト マサヒコ |
| 第5著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-08-02 09:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2012-63, ICD2012-31 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.169(SDM), no.170(ICD) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2012-07-26 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]