| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-09-18 16:30 FPGAにおける細粒度動的部分再構成機構の検討 ○上田晋寛・河本尚輝・土肥慶亮・柴田裕一郎・小栗 清（長崎大）  RECONF2012-34 |
|
| 抄録 | （和） | SRAM型Field Programmable Gate Array (FPGA)は，コンフィギュレーション用SRAMの値を書き換えることで回路の再構成可能が可能である．それらの中には動作中に回路の一部を書き換える動的部分再構成（Dynamic Partial Reconfiguration: DPR）機能をもつものがある．2010年には，Xilinx社がこの機能に使用するDPR用の回路データ(ビットストリーム)の生成を正式にサポートした．しかし，書き込むビットストリームはEDAソフトウェアにより事前に生成しておく必要があり，最小の論理構成要素の1つであるLUT（Look Up Table）を一部を書き換えたい場合でもでも事前に対応するビットストリームを生成し保持しておかなければならない．本稿では，より柔軟なDPRの手法の構築を目的とし，FPGA内部の回路でLUT書き換え用のビットストリームの生成をするLUT単位のDPR機構を検討する．また，その電力，DPR実行時間の観点から評価を行う． |
| （英） | Dynamic and partial reconfiguration (DRP) on SRAM-based FPGAs has received increasing attention, since Xilinx Inc. started official support for design with DRP in 2010. However, in this design flow, every FPGA bit stream used for DRP must be generated in advance using an EDA tool. In this paper, aiming at enabling a more flexible DRP framework, we investigate a DRP reconfiguration in which the FPGA itself generates bit streams for reconfiguration on the fly, mainly targeting on LUT-based fine-grained reconfiguration. The proposed method is evaluated from the viewpoints of power consumption and configuration time. | |
| キーワード | （和） | FPGA / 動的部分再構成 / 消費電力 / / / / / |
| （英） | FPGA / dynamic partial reconfiguration / power consumption / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 203, RECONF2012-34, pp. 61-66, 2012年9月. | |
| 資料番号 | RECONF2012-34 | |
| 発行日 | 2012-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2012-34 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2012-09-18 - 2012-09-19 |
| 開催地（和） | 立命館大学 びわこくさつキャンパス エポック立命２１ |
| 開催地（英） | Epock Ritsumei 21, Ritsumeikan Univ. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2012-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAにおける細粒度動的部分再構成機構の検討 |
| サブタイトル（和） | |
| タイトル（英） | Study of "fine-grain dynamic partial reconfiguration mechanism" on FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 動的部分再構成 / dynamic partial reconfiguration |
| キーワード(3)（和/英） | 消費電力 / power consumption |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 上田 晋寛 / Kunihiro Ueda / ウエダ クニヒロ |
| 第1著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 河本 尚輝 / Naoki Kawamoto / カワモト ナオキ |
| 第2著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 土肥 慶亮 / Keisuke Dohi / ドヒ ケイスケ |
| 第3著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柴田 裕一郎 / Yuichiro Shibata / シバタ ユウイチロウ |
| 第4著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 小栗 清 / Kiyoshi Oguri / オグリ キヨシ |
| 第5著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-09-18 16:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2012-34 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.203 |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2012-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]