| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-09-21 16:40 複数エラーの鍵値推定に基づくフォールト解析 ○小野みどり・吉川雅弥（名城大）  ISEC2012-55 |
|
| 抄録 | （和） | 近年，スマートカードなどの携帯型デバイスに個人情報等を保管して，認証などに利用するシステムが広く普及している．これらは，暗号回路を搭載して情報を守っているが，攻撃者が自由にデバイスを操作できるため，フォールト解析などの攻撃の脅威が指摘されている．フォールト解析は，故意に故障(フォールト)を引き起こし，その出力を解析することで回路の内部状況を推定する攻撃手法である．不正クロックによるフォールトは，発生が容易であるが，回路全体が反応するため解析は困難であった．本研究は，このフォールトが少数ビットに偏りやすいという特性を利用したもので，フォールトの発生箇所や個数が不明でも解析を可能とする解析手法を提案し，不正クロックによるフォールトを解析可能にしたものである．さらに，FPGA上に攻撃実験を行う環境を構築し，攻撃シミュレーションを行うことで本手法による解析が有効であることを確認した． |
| （英） | Recently, handheld devices like smart-cards are used widely. These devices usually protect confidential information using security circuit with standard encryption. However, it was reported that fault analysis attack could retrieve the information from them. In its attack, an attacker produces some faults in the security circuit, and analyzes the faults output to retrieve information. Clock glitch is one of them and easily induces faults. But its output is difficult to analyze, because the faults occur in many positions of the circuit. We propose a new fault analysis method which utilizes fault’s characteristic. In addition, we construct the fault attack environment in FPGA, and simulate fault attack. Simulation results proved the validity of the proposed method. | |
| キーワード | （和） | AES / フォールト解析攻撃 / DFA / / / / / |
| （英） | AES / Fault Analysis Attack / DFA / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 211, ISEC2012-55, pp. 59-65, 2012年9月. | |
| 資料番号 | ISEC2012-55 | |
| 発行日 | 2012-09-14 (ISEC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2012-55 |
|
| 研究会情報 | |
| 研究会 | ISEC |
| 開催期間 | 2012-09-21 - 2012-09-21 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2012-09-ISEC |
| 本文の言語 | 日本語 |
| タイトル（和） | 複数エラーの鍵値推定に基づくフォールト解析 |
| サブタイトル（和） | |
| タイトル（英） | Fault Analysis Based on Key Presumption for Multiple Errors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | AES / AES |
| キーワード(2)（和/英） | フォールト解析攻撃 / Fault Analysis Attack |
| キーワード(3)（和/英） | DFA / DFA |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小野 みどり / Midori Ono / |
| 第1著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉川 雅弥 / Masaya Yoshikawa / |
| 第2著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-09-21 16:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2012-55 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.211 |
| ページ範囲 | pp.59-65 |
| ページ数 | 7 |
| 発行日 | 2012-09-14 (ISEC) |
[研究会発表申込システムのトップページに戻る]