| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-10-19 13:00 マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案 ○上野伸也・Gauthier Lovic Eric・井上弘士・村上和彰（九大）  VLD2012-51 SIP2012-73 ICD2012-68 IE2012-75 |
|
| 抄録 | （和） | 画像認識技術が様々な分野で使われ，画像認識アプリケーションを高性能・低消 費エネルギーで実行するプロセッサが要求されている．画像認識アプリケーショ ンの実行時間の多くを占めるのはフィルタ処理である．そのため，GRAPE-DRの ように演算器をアレイ上に並べるアーキテクチャが適している．しかしながら，処理ごとにフィルタの大きさが異なるため，従来のようにメモリとのデータ入出力を行う演算器が最上段と最下段に固定されている場合，一度に動作させることの可能な演算器が少なくなってしまう． そこで，本稿では，メモリとのデータ入出力に柔軟性を持たせたDSP(Data Stream Processing) Tile型アクセラレータ・アーキテクチャを提案する．提案 するアクセラレータは，DSP Tileという小規模なフィルタ処理を実行可能な Tileを大量に集積しており，各DSP Tileがメモリと通信を行える．さらに，各 DSP Tileは他のDSP Tileへ演算結果を渡せるように接続されている．これらを 利用して，小規模なフィルタ処理を複数並列に実行したり，大規模なフィルタ 処理を実行したりすることが可能である．本稿では，面積オーバーヘッドを考 慮しながら，詳細なアーキテクチャの決定を行う． |
| （英） | Image recognition processing includes a number of filter operations which dominate the total execution time. Exploiting ALU array to accelerate the filter operations is one of the most promising approaches to achieve such energy-efficient executions. However, it is difficult for conventional ALU array accelerator to achieve high-performance and low-energy for multi-scale filter operations. To tackle this issule this paper proposes DSP (Data Stream Processing) tile accelerator for multi scale filter operations. Tile accelerator has many DSP tiles which can execute a small size of filter efficiently. Each DSP tile is connected with three-dimensionally implemented scratch-pad memories via TSVs. |
|
| キーワード | （和） | アクセラレータ / 再構成可能プロセッサ / 画像認識技術 / / / / / |
| （英） | Accelerator / Reconfigurable-Processor / Image Recognition / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 247, ICD2012-68, pp. 59-64, 2012年10月. | |
| 資料番号 | ICD2012-68 | |
| 発行日 | 2012-10-11 (VLD, SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-51 SIP2012-73 ICD2012-68 IE2012-75 |
|
| 研究会情報 | |
| 研究会 | IE SIP ICD VLD IPSJ-SLDM |
| 開催期間 | 2012-10-18 - 2012-10-19 |
| 開催地（和） | ホテルルイズ（盛岡）【変更】 |
| 開催地（英） | Hotel Ruiz |
| テーマ（和） | システムLSIの応用と要素技術、プロセッサ、DSP、画像処理技術および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2012-10-IE-SIP-ICD-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案 |
| サブタイトル（和） | |
| タイトル（英） | Accelerator Architecture for Multi Scale Filter Operation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アクセラレータ / Accelerator |
| キーワード(2)（和/英） | 再構成可能プロセッサ / Reconfigurable-Processor |
| キーワード(3)（和/英） | 画像認識技術 / Image Recognition |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 上野 伸也 / Shinya Ueno / ウエノ シンヤ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | Gauthier Lovic Eric / Gauthier Lovic Eric / ゴーチェ ロヴィック エリック |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 井上 弘士 / Koji Inoue / イノウエ コウジ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 村上 和彰 / Kazuaki Murakami / ムラカミ カズアキ |
| 第4著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-10-19 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2012-51, SIP2012-73, ICD2012-68, IE2012-75 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.245(VLD), no.246(SIP), no.247(ICD), no.248(IE) |
| ページ範囲 | pp.59-64 |
| ページ数 | 6 |
| 発行日 | 2012-10-11 (VLD, SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]