| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-10-19 10:15 A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage ○Gong Chen・Yu Zhang・Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu）・Bo Yang・Jing Li（Design Algorithm Lab.）  VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73 |
|
| 抄録 | （和） | 本研究では、1.2V 9 ビット/10MSps 逐次比較型ADC を高精度化するためのプリチャージ方法を提案す る。提案する変換メカニズムは電源電圧の2 倍の入力範囲を達成する。我々は、動的なコンパレータに特別な設計を 施し、またプレ変換における分配ステージ前に追加比較を導入する。65nm CMOS プロセスにおける設計した回路の シミュレーション結果では、INL とDNL はそれぞれ0.05 と0.035 LB で、総消費電力は0.504 mW であった。 |
| （英） | This paper presents a pre-charge VCM-based method for 1.2V 9-bit 10MSps Successive Approximation Register (SAR) ADC. This conversion mechanism achieves the twice range of the input signal range beyond the supply voltage. We introduces a dynamic comparator with a special design and an additional comparison stage before each redistribution stage in the pre-conversion. The prototype was designed on 65nm CMOS technology. The simulation results shows INL and DNL 0.05 and 0.035 LSB respectively. The ADC consumes a total energy of 0.504 mW at a 1.2V supply and 10MSps. |
|
| キーワード | （和） | 逐次比較ADC / 2 重入力範囲 / / / / / / |
| （英） | SAR-ADC / Double Input Ranage / / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 247, ICD2012-66, pp. 49-53, 2012年10月. | |
| 資料番号 | ICD2012-66 | |
| 発行日 | 2012-10-11 (VLD, SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73 |
|
| 研究会情報 | |
| 研究会 | IE SIP ICD VLD IPSJ-SLDM |
| 開催期間 | 2012-10-18 - 2012-10-19 |
| 開催地（和） | ホテルルイズ（盛岡）【変更】 |
| 開催地（英） | Hotel Ruiz |
| テーマ（和） | システムLSIの応用と要素技術、プロセッサ、DSP、画像処理技術および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2012-10-IE-SIP-ICD-VLD-SLDM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 逐次比較ADC / SAR-ADC |
| キーワード(2)（和/英） | 2 重入力範囲 / Double Input Ranage |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 陳 功 / Gong Chen / チン イサオ |
| 第1著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第2著者 氏名（和/英/ヨミ） | 張 宇 / Yu Zhang / |
| 第2著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第3著者 氏名（和/英/ヨミ） | 董 青 / Qing Dong / |
| 第3著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第4著者 氏名（和/英/ヨミ） | 中武 繁寿 / Shigetoshi Nakatake / |
| 第4著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第5著者 氏名（和/英/ヨミ） | 楊 波 / Bo Yang / |
| 第5著者 所属（和/英） | 株式会社設計アルゴリズム研究所 (略称： 設計アルゴリズム研) Design Algorithm Laboratory, Inc. (略称： Design Algorithm Lab.) |
| 第6著者 氏名（和/英/ヨミ） | 李 静 / Jing Li / |
| 第6著者 所属（和/英） | 株式会社設計アルゴリズム研究所 (略称： 設計アルゴリズム研) Design Algorithm Laboratory, Inc. (略称： Design Algorithm Lab.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-10-19 10:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2012-49, SIP2012-71, ICD2012-66, IE2012-73 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.245(VLD), no.246(SIP), no.247(ICD), no.248(IE) |
| ページ範囲 | pp.49-53 |
| ページ数 | 5 |
| 発行日 | 2012-10-11 (VLD, SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]