| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-26 10:30 組込みシステムのアーキテクチャ探索における性能ボトルネック解析 ○安藤友樹（名大/学振）・柴田誠也（NEC）・本田晋也（名大）・冨山宏之（立命館大）・高田広章（名大）  VLD2012-62 DC2012-28 |
|
| 抄録 | （和） | 本論文では，ソフトウェアとハードウェアが混在した組込みシステムのボトルネック部 分に対し，設計制約を満たすために必要な性能と面積の改善率を同時に探索する手法を提案する．提案手法は，性能見積もりツールに与える入力情報を変更し，性能向上時の実行時間とハードウェア面積を見積もることで，改善率の探索を実現する．AES暗号化復号システムの設計事例を通し，提案手法を用いることで，短時間で効率的に システムの性能向上が実現できることを示す． |
| （英） | This paper presents a method to identify performance bottleneck on an embedded systems. At the same time, our method explores improvement rates on execution time and hardware area for performance bottleneck so that the system satisfies design constraints. Our method explores improvement rates with improved performance values which are estimated by changing the input information to the estimation tool. A case study on AES encryption and decryption application shows the advantages of our method. | |
| キーワード | （和） | ボトルネック解析 / 組込みシステム / / / / / / |
| （英） | bottleneck analysis / embedded system / / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-62, pp. 19-24, 2012年11月. | |
| 資料番号 | VLD2012-62 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-62 DC2012-28 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 組込みシステムのアーキテクチャ探索における性能ボトルネック解析 |
| サブタイトル（和） | |
| タイトル（英） | Automated Identification of Performance Bottleneck on Embedded Systems for Architecture Exploration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ボトルネック解析 / bottleneck analysis |
| キーワード(2)（和/英） | 組込みシステム / embedded system |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 安藤 友樹 / Yuki Ando / アンドウ ユウキ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大/学振) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柴田 誠也 / Seiya Shibata / シバタ セイヤ |
| 第2著者 所属（和/英） | 日本電気株式会社 グリーンプラットフォーム研究所 (略称： NEC) Green Platform Research Laboratories, NEC Corporation (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 本田 晋也 / Shinya Honda / ホンダ シンヤ |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 冨山 宏之 / Hiroyuki Tomiyama / トミヤマ ヒロユキ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 高田 広章 / Hiroaki Takada / |
| 第5著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-26 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-62, DC2012-28 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]