| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-27 09:50 プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化 ○西山大樹・稲木雅人・若林真一・永山 忍（広島市大）  VLD2012-75 DC2012-41 |
|
| 抄録 | （和） | 本稿ではプログラマブル論理デバイスを対象としたテクノロジマッピングおよび配置配線問題を 整数計画問題として定式化し，整数計画ソルバを用いて厳密解を導出する手法を検討する． FPGAなどのプログラマブル論理デバイスへの回路マッピングに必要な，テクノロジマッピング，配置設計 および配線設計には，一般的にそれぞれ発見的手法が用いられ，様々な手法が研究されている． これらの発見的手法は実用時間内に高品質な解を得ることを目的として用いられるが，求まる解が 高品質である保証はない．また，設計工程が分かれていることも解の品質に影響を与えている． そこで設計全体での厳密解を基準とした評価ができれば発見的手法の開発の手助けとなる． 実験の結果，小規模な回路を対象に厳密な最適設計が得られることを確認した． |
| （英） | In this paper, we formulate the simultaneous technology mapping, placement and routing problem for programmable gate arrays (PLDs) as an integer liner programming (ILP) problem, and obtain the exact optimal solutions using an ILP solver. Each of technology mapping, placement and routing for PLDs (e.g., FPGA) usually employs a heuristic method to obtain a good solution within a practical time, and a lot of heuristic methods have been being studied. However, there is no guarantee that they find a good solution. Furthermore, division of circuit design process affects the quality of the final solution. Thus, it is expected that exact optimal solutions of circuit design help the development of a heuristic method. Experimental results showed that exact optimal solutions can be obtained for small circuits. |
|
| キーワード | （和） | PLD / FPGA / テクノロジマッピング / 配置配線 / 厳密解 / 整数計画法 / / |
| （英） | PLD / FPGA / technology mapping / placement and routing / exact optimal solution / ILP / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-75, pp. 93-98, 2012年11月. | |
| 資料番号 | VLD2012-75 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-75 DC2012-41 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化 |
| サブタイトル（和） | |
| タイトル（英） | An ILP Formulation of Placement and Routing for PLDs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | PLD / PLD |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | テクノロジマッピング / technology mapping |
| キーワード(4)（和/英） | 配置配線 / placement and routing |
| キーワード(5)（和/英） | 厳密解 / exact optimal solution |
| キーワード(6)（和/英） | 整数計画法 / ILP |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 西山 大樹 / Hiroki Nishiyama / ニシヤマ ヒロキ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第2著者 氏名（和/英/ヨミ） | 稲木 雅人 / Masato Inagi / イナギ マサト |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第3著者 氏名（和/英/ヨミ） | 若林 真一 / Shin'ichi Wakabayashi / ワカバヤシ シンイチ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第4著者 氏名（和/英/ヨミ） | 永山 忍 / Shinobu Nagayama / ナガヤマ シノブ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-27 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-75, DC2012-41 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.93-98 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]