| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-27 09:00 3次元NoCにおけるバスとネットワークを併用したルーティング手法 ○加賀美崇紘・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大）  CPSY2012-50 |
|
| 抄録 | （和） | チップ間をワイヤレス接続した3次元積層チップは, 製造後にチップの組み立て, 入れ替えを自由にできる利点を持つ.そのため, チップ間の通信にワイヤレスバスを用いた3-D NoC(Network on Chip)では,アービタレスなタイムスロット・バスであるTDMA(Time Division Multiple Access)方式が適しているが, このバスが帯域、遅延の両面においてNoC通信性能のボトルネックとなる可能性が高い. そこで、本研究ではアービタレスの(垂直)バスの利用効率を向上させるルーティング Elevator を提案する. 各チップがホモジニアスな構成である積層チップを想定したフルシステムシミュレーションを行った結果, 典型的な最短経路ルーティングと比べて, 本ルーティングアルゴリズムは最大13%のサイクル数削減に成功した. |
| （英） | Inductive coupled 3-D chip stacking technique allows to change types and numbers of stacked chips after fabrication. As a candidate of such 3-D NoC (Network on Chip), TDMA (Time Division Multiple Access) bus without bus-arbiter is suitable as it takes a few clock cycles for communication between chips. However, the bus can bottleneck the NoC performance because of its limited bandwidth and relatively large delay time. Here, we propose the Elevator routing to improve utilization of the bus without arbiter. As a result of the evaluation with the full system simulator for a homogeneous multi-core system, Elevator routing improves execution cycles by 13%, compared to the shortest path routing. |
|
| キーワード | （和） | 3次元ネットワークチップ / ルーティング / バスとネットワークの併用 / 誘導結合 / / / / |
| （英） | 3-D Network on Chip / Routing / Combination of bus and network / Inductive-Coupling / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 322, CPSY2012-50, pp. 15-20, 2012年11月. | |
| 資料番号 | CPSY2012-50 | |
| 発行日 | 2012-11-19 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2012-50 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 3次元NoCにおけるバスとネットワークを併用したルーティング手法 |
| サブタイトル（和） | |
| タイトル（英） | A Routing Strategy for 3-D NoCs Incorporating Bus and Network |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 3次元ネットワークチップ / 3-D Network on Chip |
| キーワード(2)（和/英） | ルーティング / Routing |
| キーワード(3)（和/英） | バスとネットワークの併用 / Combination of bus and network |
| キーワード(4)（和/英） | 誘導結合 / Inductive-Coupling |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 加賀美 崇紘 / Takahiro Kagami / カガミ タカヒロ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 松谷 宏紀 / Hiroki Matsutani / マツタニ ヒロキ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 鯉渕 道紘 / Michihiro Koibuchi / コイブチ ミチヒロ |
| 第3著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-27 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2012-50 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.322 |
| ページ範囲 | pp.15-20 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (CPSY) |
[研究会発表申込システムのトップページに戻る]