お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-11-27 17:00
[基調講演]動的再構成プロセッサ(DRP)技術の現状と今後の展望
本村真人北大)・古田浩一朗粟島 亨志田靖斉ルネサス エレクトロニクスVLD2012-87 CPM2012-117 ICD2012-81 CPSY2012-55 DC2012-53 RECONF2012-49 エレソ技報アーカイブへのリンク:CPM2012-117 ICD2012-81
抄録 (和) DRPは、(1)小規模なプロセッサとメモリを2次元アレイ状に配置して自在にデータの処理・受け渡し・格納を可能にしたアーキテクチャと、(2)アプリケーションをそのデータフローと制御フローに最適な構造のハードウェアに“コンパイル”した上で上記2次元アレイ上にマッピングしハードウェア動作させる実行モデルの二つを特徴とする技術である。ソフトウェア的特性(開発容易性、可変性)とハードウェア的特性(高性能・低電力)との両立を目指した所謂「柔らかいハードウェア」の実現技術として、1990年代後期から連綿と研究開発・事業開発を続けてきた結果、近年では画像処理機器を中心に製品レベルで広く活躍するに至っている。その過程では、基本コンセプトをLSI上に実現し、従来のCPU処理に比べて桁違いの性能電力比を実現するためのアーキテクチャ技術・回路技術のみならず、IPコアとしての製品化技術(量産テスト技術、低コスト化技術を含む)、高位合成技術を核とする統合開発ツール(コンパイラ)技術、ドライバ/API等のミドルウェア技術、アプリケーション開拓や総合的な性能実証などの面で、いくつものブレークスルーと分厚い技術開発が必要であった。本講演では、DRP技術の発展を辿りながらその技術開発のポイントを分析すると共に、現時点の到達段階を明らかにしたい。また、現在の大規模LSIが直面している、1) 消費電力増大に起因するPower WallやUtilization Wall等の技術的問題、2)少量出荷品種ではもはやチップコストをアモタイズできないという経済的問題の両面から、DRPを一例とするリコンフィギュラブル型アーキテクチャ分野の重要性が今後増していくことを主張すると共に、同分野が更に広く受け入れられていくために残された技術課題について議論する。 
(英) DRP features two dimensional array of tiny processors and memories, onto which applications are compiled and mapped as a hardware structure that reflects original nature of data and control flow of the application. We have ceaselessly conducted its R&D and business development from late 1990, resulted in wide product deployment especially in image processing equipments recently. On the way, we needed number of breakthroughs and dense R&D efforts not only in architecture and circuit design for achieving orders of magnitude better performance/power over conventional CPU, but also product-quality IP core technologies (testing, cost-reduction, etc.), integrated design tool (compiler) which features high-level synthesis tool as its core technology, middleware like drivers/API, product-level application development, and proving all of them. This talk will trace historical developments of such R&D efforts, analyze what have been most crucial on its way, and will also reveal its current standpoint. In view of the severe troubles that today’s VLSI’s face, namely 1) engineering issues due to continuously increasing power dissipation, e.g., power wall and utilization wall, 2) economical issues where low-volume chips cannot amortize ever rising chip cost anymore, it will also be argued that reconfigurable architectures like our DRP is going to have more and more practical importance. Finally, remaining issues to be solved for truly wider acceptance of the type of technology will be discussed.
キーワード (和) リコンフィギュラブル / プログラマブル / 動的再構成 / 高位合成 / / / /  
(英) Reconfigurable / Programmable / Dynamic Reconfiguration / High-Level Synthesis / / / /  
文献情報 信学技報, vol. 112, no. 320, VLD2012-87, pp. 163-163, 2012年11月.
資料番号 VLD2012-87 
発行日 2012-11-19 (VLD, CPSY, DC), 2012-11-20 (CPM, ICD, RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2012-87 CPM2012-117 ICD2012-81 CPSY2012-55 DC2012-53 RECONF2012-49 エレソ技報アーカイブへのリンク:CPM2012-117 ICD2012-81

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2012-11-26 - 2012-11-28 
開催地(和) 九州大学百年講堂 
開催地(英) Centennial Hall Kyushu University School of Medicine 
テーマ(和) デザインガイア2012 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2012 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 動的再構成プロセッサ(DRP)技術の現状と今後の展望 
サブタイトル(和)  
タイトル(英) Dynamically Reconfigurable Processor (DRP) Technology: Current Status and Future Prospects 
サブタイトル(英)  
キーワード(1)(和/英) リコンフィギュラブル / Reconfigurable  
キーワード(2)(和/英) プログラマブル / Programmable  
キーワード(3)(和/英) 動的再構成 / Dynamic Reconfiguration  
キーワード(4)(和/英) 高位合成 / High-Level Synthesis  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 本村 真人 / Masato Motomura / モトムラ マサト
第1著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第2著者 氏名(和/英/ヨミ) 古田 浩一朗 / Koichiro Furuta / フルタ コウイチロウ
第2著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics Corporation (略称: Renesas Electronics)
第3著者 氏名(和/英/ヨミ) 粟島 亨 / Toru Awashima / アワシマ トオル
第3著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics Corporation (略称: Renesas Electronics)
第4著者 氏名(和/英/ヨミ) 志田 靖斉 / Yasunari Shida / シダ ヤスナリ
第4著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics Corporation (略称: Renesas Electronics)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-11-27 17:00:00 
発表時間 60分 
申込先研究会 VLD 
資料番号 VLD2012-87, CPM2012-117, ICD2012-81, CPSY2012-55, DC2012-53, RECONF2012-49 
巻番号(vol) vol.112 
号番号(no) no.320(VLD), no.323(CPM), no.324(ICD), no.322(CPSY), no.321(DC), no.325(RECONF) 
ページ範囲 p.163(VLD), p.29(CPM), p.29(ICD), p.45(CPSY), p.163(DC), p.15(RECONF) 
ページ数
発行日 2012-11-19 (VLD, CPSY, DC), 2012-11-20 (CPM, ICD, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会