| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-28 14:30 超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析 ○安西祥生・工藤 優・太田裕也・太田一輝・宇佐美公良（芝浦工大）  VLD2012-99 DC2012-65 |
|
| 抄録 | （和） | 65nmプロセスで設計されたプロセッシングエレメントの演算回路を超低電圧で動作させ、その際の遅延時間及び消費電力の実測を行った。その結果から消費エネルギーを算出し、評価を行った。各演算回路の最低動作電圧は、チップ温度が25℃及び45℃の時は0.18V、65℃の時は0.19V、85℃の時は加算回路及び論理演算回路では0.19V、乗算回路及びシフト演算回路では0.20Vであった。また、25℃での演算回路の消費エネルギーが最小となる電圧は、加算回路及び論理演算回路では0.32V、乗算回路では0.34V、シフト演算回路では0.30Vであった。各演算器とも温度が上昇するのに伴ってリーク電流が大きくなるため、エネルギーが最小となる電圧も高くなった。 |
| （英） | The ALU of the ProcessingElement at 65nm process was operated by the ultra-low voltage, and delay time and survey of power consumption were performed. The minimum operating voltage of each arithmetic circuit was 0.18V when chip temperature was 25 ℃ and 45 ℃, 0.19V at 65 ℃, and in the adder and the logic operation circuit,0.19V, and 0.20V in the multiplication circuit and the shift arithmetic circuit at 85 ℃. Moreover, the voltage from which the consumption energy in 25 ℃ serves as the minimum was 0.32V in the summing circuit and the logic operation circuit, was 0.34V in the multiplication circuit, and was 0.30V in the shift arithmetic circuit. As for each computing unit, the voltage from which energy serves as the minimum in connection with temperature rising also became high. | |
| キーワード | （和） | プロセッシングエレメント / 超低電圧領域 / 低消費電力 / / / / / |
| （英） | ProcessingElement / Ultra Low Voltage / Low Power Technique / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-99, pp. 231-236, 2012年11月. | |
| 資料番号 | VLD2012-99 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-99 DC2012-65 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析 |
| サブタイトル（和） | |
| タイトル（英） | Energy Measurement and Analysis of ProcessingElement for Ultra Low Voltage |
| サブタイトル（英） | |
| キーワード(1)（和/英） | プロセッシングエレメント / ProcessingElement |
| キーワード(2)（和/英） | 超低電圧領域 / Ultra Low Voltage |
| キーワード(3)（和/英） | 低消費電力 / Low Power Technique |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 安西 祥生 / Sachio Anzai / アンザイ サチオ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Sibaura Inst. Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 工藤 優 / Masaru Kudo / クドウ マサル |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Sibaura Inst. Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 太田 裕也 / Yuya Ota / オオタ ユウヤ |
| 第3著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Sibaura Inst. Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 太田 一輝 / Kazuki Ota / オオタ カズキ |
| 第4著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Sibaura Inst. Tech.) |
| 第5著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第5著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Sibaura Inst. Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-28 14:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-99, DC2012-65 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.231-236 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]