| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-28 09:25 Routability-oriented Common-Centroid Capacitor Array Generation Jing Li・Bo Yang（Design Algorithm Lab.）・○Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu）  VLD2012-89 DC2012-55 |
|
| 抄録 | （和） | 本論文では、高い相対精度を要求されるオンチップ容量のレイアウト生成手法について述べる。製造プロセスのばらつきに起因するシステマティックミスマッチを抑制するために、提案手法は、配線可能性を考慮しながら、単位容量をコモンセントロイドのスタイルで配置する。この方式は、オンチップ容量のレイアウト自動生成へ適用され、逐次比較型ADC回路の容量アレイレイアウトへ適用される。 注目すべきは、従来の螺旋状のコモンセントロイド配置と比較して、提案手法は、(1)同等の容量ミスマッチに抑えられ、かつ(2)$100\%$配線可能性を保証できる、ことにある。 |
| （英） | We address layout generation of on-chip matched capacitors with the high relative accuracy. Unit capacitors are placed in a common-centroid capacitor array to reduce systematic mismatch induced by process gradient, while the post-placement routability is also being considered. This strategy is helpful for automatic layout generation of on-chip matched capacitors, and actually we had already applied it to the layout design of a SAR-ADC circuit. It is remarkable that compared with the common spiral capacitor array, our generation method (1) produces a similar low capacitance ration mismatch, and moreover (2) a $100\%$ routability could be achieved. | |
| キーワード | （和） | アナログレイアウト設計 / コモンセントロイド$\cdot$レイアウト / キャパシタ$\cdot$アレイ / システマティック$\cdot$ミスマッチ / / / / |
| （英） | analog layout design / common-centroid layout / capacitor array / systematic mismatch / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-89, pp. 171-175, 2012年11月. | |
| 資料番号 | VLD2012-89 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-89 DC2012-55 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Routability-oriented Common-Centroid Capacitor Array Generation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アナログレイアウト設計 / analog layout design |
| キーワード(2)（和/英） | コモンセントロイド$\cdot$レイアウト / common-centroid layout |
| キーワード(3)（和/英） | キャパシタ$\cdot$アレイ / capacitor array |
| キーワード(4)（和/英） | システマティック$\cdot$ミスマッチ / systematic mismatch |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 李 静 / Jing Li / リ ジン |
| 第1著者 所属（和/英） | 株式会社設計アルゴリズム研究所 (略称： 設計アルゴリズム研) Design Algorithm Labratory Inc. (略称： Design Algorithm Lab.) |
| 第2著者 氏名（和/英/ヨミ） | 楊 波 / Bo Yang / ヤン ボ |
| 第2著者 所属（和/英） | 株式会社設計アルゴリズム研究所 (略称： 設計アルゴリズム研) Design Algorithm Labratory Inc. (略称： Design Algorithm Lab.) |
| 第3著者 氏名（和/英/ヨミ） | 董 青 / Qing Dong / ドン チン |
| 第3著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第4著者 氏名（和/英/ヨミ） | 中武 繁寿 / Shigetoshi Nakatake / ナカタケ シゲトシ |
| 第4著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 講演者 | 第3著者 |
| 発表日時 | 2012-11-28 09:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-89, DC2012-55 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.171-175 |
| ページ数 | 5 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]