| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-01-16 14:35 SD数演算を用いたRSA暗号処理回路の設計と性能評価 ○浅岡隼一・田中勇樹・魏 書剛（群馬大）  VLD2012-115 CPSY2012-64 RECONF2012-69 |
|
| 抄録 | （和） | RSA暗号処理は，極めて長い語長のべき乗剰余演算に多くの時間が費やされてしまうため，暗号処理の高速化が重要な問題となる． SD（Signed-Digit）数表現を剰余演算に導入することで，桁上げ伝搬のない剰余演算を行うことができる． 本論文では，RSA暗号処理の高速化のためにSD数演算を用いた剰余乗算回路を設計した． この剰余乗算回路をRSA暗号処理回路に用いて性能評価を行い，従来の2進数演算による暗号処理回路との比較によって高速性を明らかにした． |
| （英） | RSA encryption processing spends a lot of time on modular exponentiation of long word length, therefore the speed of the encryption is an important problem. By introducing a signed-digit (SD) number arithmetic, residue arithmetic without carry propagation can be performed. In this paper, we propose modulo $m$ multiplication circuits using signed-digit number arithmetic. By performance evaluation of RSA encryption circuit using the proposed multiplication circuits, the RSA encryption processor has high performance in comparison with encryption processor based on binary arithmetic. |
|
| キーワード | （和） | Signed-Digit（SD）数 / 剰余数 / 剰余SD数加算 / 剰余SD数乗算 / RSA暗号 / / / |
| （英） | Signed-Digit(SD) number / residue number system / SD modulo addition / SD modulo multiplication / RSA encryption / / / | |
| 文献情報 | 信学技報, vol. 112, no. 375, VLD2012-115, pp. 45-50, 2013年1月. | |
| 資料番号 | VLD2012-115 | |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-115 CPSY2012-64 RECONF2012-69 |
|
| 研究会情報 | |
| 研究会 | CPSY VLD RECONF IPSJ-SLDM |
| 開催期間 | 2013-01-16 - 2013-01-17 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-01-CPSY-VLD-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | SD数演算を用いたRSA暗号処理回路の設計と性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Performance Evaluation of RSA Encryption Processor Using Signed-Digit Number Arithmetic |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Signed-Digit（SD）数 / Signed-Digit(SD) number |
| キーワード(2)（和/英） | 剰余数 / residue number system |
| キーワード(3)（和/英） | 剰余SD数加算 / SD modulo addition |
| キーワード(4)（和/英） | 剰余SD数乗算 / SD modulo multiplication |
| キーワード(5)（和/英） | RSA暗号 / RSA encryption |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 浅岡 隼一 / Junichi Asaoka / アサオカ ジュンイチ |
| 第1著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田中 勇樹 / Yuuki Tanaka / タナカ ユウキ |
| 第2著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 魏 書剛 / Shugang Wei / ウェイ シュガン |
| 第3著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-01-16 14:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-115, CPSY2012-64, RECONF2012-69 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.375(VLD), no.376(CPSY), no.377(RECONF) |
| ページ範囲 | pp.45-50 |
| ページ数 | 6 |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]