| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-01-16 17:00 薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討 ○網代慎也・工藤 優・宇佐美公良（芝浦工大）  VLD2012-120 CPSY2012-69 RECONF2012-74 |
|
| 抄録 | （和） | 薄膜BOX-SOI(Silicon on Thin BOX:SOTB)というFD-SOIデバイスは0.4Vという超低電圧で動作し，基板バイアス効果によりトランジスタの閾値を大きく変動させることが可能である．本研究ではこの特性を利用し高閾値のみで構成された回路を設計した後，使用時には回路内の高速動作を必要とする部分のみを基板バイアス効果により閾値を下げることにより，ウェハの製造工程を増やすことなくマルチVthを実現する手法を提案する．提案手法により32ビット加算回路を設計した結果，通常閾値のみの回路に比べ遅延時間を増やすことなく約43%のリーク電力を削減可能であることが分かった． |
| （英） | Silicon on thin BOX(SOTB) is an FD-SOI device being possible to operate with ultra-low voltage of 0.4V and greatly change the threshold voltage of a transistor by body biasing. In this research, we propose a design technique that realizes multi-vth using body biasing. In this technique, after designing the circuit which consists of only high threshold transistors, the threshold voltage is lowered only at the area which needs high-speed operation by applying body bias. Results of applying the proposed technique to 32bit adder design showed that leakage power can be reduced by approximately 43% without increasing delay time compared with the circuit with only normal threshold voltage. | |
| キーワード | （和） | SOI / 薄膜BOX / 基板バイアス / マルチVth / リーク電力 / / / |
| （英） | SOI / Thin BOX / Body Bias / Multi-Vth / Leakage Power / / / | |
| 文献情報 | 信学技報, vol. 112, no. 375, VLD2012-120, pp. 75-80, 2013年1月. | |
| 資料番号 | VLD2012-120 | |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-120 CPSY2012-69 RECONF2012-74 |
|
| 研究会情報 | |
| 研究会 | CPSY VLD RECONF IPSJ-SLDM |
| 開催期間 | 2013-01-16 - 2013-01-17 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-01-CPSY-VLD-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討 |
| サブタイトル（和） | |
| タイトル（英） | Dynamic Multi-Vth Control Using Body Biasing in Silicon on Thin Buried Oxide (SOTB) |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SOI / SOI |
| キーワード(2)（和/英） | 薄膜BOX / Thin BOX |
| キーワード(3)（和/英） | 基板バイアス / Body Bias |
| キーワード(4)（和/英） | マルチVth / Multi-Vth |
| キーワード(5)（和/英） | リーク電力 / Leakage Power |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 網代 慎也 / Shinya Ajiro / アジロ シンヤ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 工藤 優 / Masaru Kudo / クドウ マサル |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第3著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-01-16 17:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-120, CPSY2012-69, RECONF2012-74 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.375(VLD), no.376(CPSY), no.377(RECONF) |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]