| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-01-17 15:15 メッシュ接続FPGAアレーを用いた高性能ステンシル計算機の設計と実装 ○小林諒平・高前田(山崎) 伸也・吉瀬謙二（東工大）  VLD2012-134 CPSY2012-83 RECONF2012-88 |
|
| 抄録 | （和） | 我々は，多数のFPGAを用いたステンシル計算のアクセラレータを開発しており，小容量のFPGAを複数2次元メッシュ状に接続したシステムアーキテクチャを採用している．システムの実装を進めるにつれて，FPGAノード数を増加させた場合に，システムが正しい計算結果を出力しない不具合が発見された．その原因として，各FPGAノードのクロック周期のばらつきが挙げられる．本稿では，各FPGAノードのクロック周期のずれを定量的に評価し，ステンシル計算機を長時間，安定して動作させるための機構の設計とその実装について述べる． |
| （英） | We develop an effective stencil computation accelerator by using multiple FPGAs, which employs 2D-mesh architecture connecting multiple small FPGAs. On the process of the development, there is a trouble that the system generates an illegal computation result when the multiple FPGA nodes are used. The cause of it is clock period variation. This paper describes a quantitative evaluation result of clock variations for every FPGA node and the design and implementation of a mechanism to operate the system successfully. | |
| キーワード | （和） | FPGA / ステンシル計算 / クロックドメイン / 同期機構 / / / / |
| （英） | FPGA / Stencil Computation / Clock-Domain / Synchronization Mechanism / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 377, RECONF2012-88, pp. 159-164, 2013年1月. | |
| 資料番号 | RECONF2012-88 | |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-134 CPSY2012-83 RECONF2012-88 |
|
| 研究会情報 | |
| 研究会 | CPSY VLD RECONF IPSJ-SLDM |
| 開催期間 | 2013-01-16 - 2013-01-17 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-01-CPSY-VLD-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | メッシュ接続FPGAアレーを用いた高性能ステンシル計算機の設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of High Performance Stencil Computer by using Mesh Connected FPGA Arrays |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ステンシル計算 / Stencil Computation |
| キーワード(3)（和/英） | クロックドメイン / Clock-Domain |
| キーワード(4)（和/英） | 同期機構 / Synchronization Mechanism |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小林 諒平 / Ryohei Kobayashi / コバヤシ リョウヘイ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 高前田(山崎) 伸也 / Shinya Takamaeda-Yamazaki / タカマエダ(ヤマザキ) シンヤ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-01-17 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2012-134, CPSY2012-83, RECONF2012-88 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.375(VLD), no.376(CPSY), no.377(RECONF) |
| ページ範囲 | pp.159-164 |
| ページ数 | 6 |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]