| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-03-04 13:50 エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム ○亀井惇平・松木伸伍・岩垣 剛・市原英行・井上智生（広島市大）  VLD2012-136 |
|
| 抄録 | （和） | LSI システムが多少の誤り出力や性能低下を引き起こしても，システムの用途がこれらを許容できるとき，このような用途をエラートレラントアプリケーションと呼ぶ．本論文では，エラートレラントアプリケーションのための論理LSI の論理簡単化に着目する．文献[10] では，故障の許容性を調べることで除去可能な部分回路を判別する論理簡単化アルゴリズムが提案されているが，このアルゴリズムは故障の許容性判定に多くの処理時間を必要としている．この問題に対して，（１）多重縮退故障の許容性に関する性質を利用して許容になる可能性の高い故障のみを許容性判定の対象とすることと，（２）許容性判定処理と計算量の小さい冗長故障判定処理を併用することで，故障の許容性判定を効率的に行うアルゴリズムを提案する．ベンチマーク回路に対する実験により，従来法に比べて，提案法は処理時間を小さいだけでなく簡単化能力も高いことを示す． |
| （英） | In error tolerant applications, some specific errors, which are of certain types or have severities within certain limits, of LSIs are tolerable. In this paper, we focus on logic optimization of circuits for error tolerant application. To identify removable portions of a logic circuit, the authors check acceptability of stuck-at faults in the circuit by utilizing a time-consuming threshold test generation algorithm[10]. We propose a logic optimization algorithm to reduce the computational effort to identify acceptable faults. In order to achieve this objective, the proposed algorithm (1) targets only faults whose acceptability is high for acceptability identification and, (2) utilizes a redundancy identification procedure, i.e., a general test generation algorithm, whose computational effort is small, in combination with the threshold test generation algorithm. Experimental results show that, compared with the previous algorithm, the proposed algorithm can not only reduce the computational effort but also increase in the ability of logic optimization. | |
| キーワード | （和） | 許容性判定 / 冗長除去 / 多重故障 / 論理簡単化 / 閾値テスト生成 / / / |
| （英） | Acceptability identification / redundancy elimination / multiple faults / logic optimization / threshold test generation / / / | |
| 文献情報 | 信学技報, vol. 112, no. 451, VLD2012-136, pp. 1-6, 2013年3月. | |
| 資料番号 | VLD2012-136 | |
| 発行日 | 2013-02-25 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-136 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2013-03-04 - 2013-03-06 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | A Logic Simplification Algorithm with Multiple Stuck-at Faults for Error Tolerant Application |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 許容性判定 / Acceptability identification |
| キーワード(2)（和/英） | 冗長除去 / redundancy elimination |
| キーワード(3)（和/英） | 多重故障 / multiple faults |
| キーワード(4)（和/英） | 論理簡単化 / logic optimization |
| キーワード(5)（和/英） | 閾値テスト生成 / threshold test generation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 亀井 惇平 / Junpei Kamei / カメイ ジュンペイ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 松木 伸伍 / Shingo Matsuki / マツキ シンゴ |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 岩垣 剛 / Tsuyoshi Iwagaki / イワガキ ツヨシ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 市原 英行 / Hideyuki Ichihara / イチハラ ヒデユキ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 井上 智生 / Tomoo Inoue / イノウエ トモオ |
| 第5著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-03-04 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-136 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.451 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2013-02-25 (VLD) |
[研究会発表申込システムのトップページに戻る]