| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-03-05 14:55 マルチコアプロセッサのための配線領域共有並列概略配線手法 ○新谷康弘・稲木雅人・永山 忍・若林真一（広島市大）  VLD2012-150 |
|
| 抄録 | （和） | LSI設計工程における配線設計期間短縮のため，既存研究において各種の並列計算環境を用いた並列配線手法が提案されている．本研究ではこれらの並列計算環境の中で近年普及しているマルチコアプロセッサに注目し，プログラミングモデルとしてマルチスレッドを用いた並列配線手法を提案する．提案手法では，各スレッドには最初にネットリストが均等に分配される．各スレッドは配線領域を共有しつつ各ネットの配線経路候補をスレッド間での同期制御を行わず並列に探索する．選択した経路候補を確定した経路として配線領域に書き込む際は，書き込みを行うスレッド間で排他制御を行う．配線領域への経路の書き込み時に排他制御を行いつつも，この非同期的経路探索によりスレッドの停止時間は最小限に抑えられる．非同期的並列配線により制約を満たさない競合した経路候補を選択してしまった場合はそのネットについて再配線を行う．実験により，提案手法では逐次実行時と比較して8コア使用時，最大7.1倍の速度向上を確認した．また，配線品質に劣化がみられないことも確認した． |
| （英） | Parallel routing methods using various parallel computing environments have been proposed in existing studies for reducing routing design time in LSI design process. In this study, we choose a multi-core processor from these computing environments, and propose a multi-threaded parallel routing algorithm. In the proposed method, first, threads are created and the nets of the target netlist are equally distributed to the threads. Sharing the routing regions, each of the threads searches a candidate path of a net in parallel without synchronization. Then, each thread exclusively writes a candidate path to the routing regions as a determined path. Although the exclusive control is necessary when updating the routing regions, this asynchronous parallel routing reduces the wait time of the threads. If a candidate path of a net does not satisfy the constraints due to the asynchronous parallel routing, the net is re-routed. In experiments, we confirmed that our proposed method running on an 8-core processor was 7.1 times as fast as the sequential execution. In addition, we also confirmed that the routing quality was not degraded compared to the sequential execution. | |
| キーワード | （和） | LSI / 配線設計 / マルチコアプロセッサ / マルチスレッド / / / / |
| （英） | LSI / Routing design / Multi-core processors / Multi-thread / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 451, VLD2012-150, pp. 83-88, 2013年3月. | |
| 資料番号 | VLD2012-150 | |
| 発行日 | 2013-02-25 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-150 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2013-03-04 - 2013-03-06 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | マルチコアプロセッサのための配線領域共有並列概略配線手法 |
| サブタイトル（和） | |
| タイトル（英） | A Parallel Global Routing Method Sharing Routing Regions for Multi-Core Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | LSI / LSI |
| キーワード(2)（和/英） | 配線設計 / Routing design |
| キーワード(3)（和/英） | マルチコアプロセッサ / Multi-core processors |
| キーワード(4)（和/英） | マルチスレッド / Multi-thread |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 新谷 康弘 / Yasuhiro Shintani / シンタニ ヤスヒロ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 稲木 雅人 / Masato Inagi / イナギ マサト |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 永山 忍 / Shinobu Nagayama / ナガヤマ シノブ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 若林 真一 / Shin'ichi Wakabayashi / ワカバヤシ シンイチ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-03-05 14:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-150 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.451 |
| ページ範囲 | pp.83-88 |
| ページ数 | 6 |
| 発行日 | 2013-02-25 (VLD) |
[研究会発表申込システムのトップページに戻る]