講演抄録/キーワード |
講演名 |
2013-03-07 10:50
二次元スライス化パケットバッファにおける電力オーバーヘッドを最小化するスライス化パラメータ ○奥田兼三・阿多信吾(阪市大)・矢野祐二・黒田泰斗(ルネサス エレクトロニクス)・岩本 久(阪市大)・井上一成(奈良高専/阪大)・岡 育生(阪市大) IN2012-155 |
抄録 |
(和) |
近年,ルータの消費電力が深刻な問題となっており省電力化が急務である.とくに,ルータの主要コンポーネントであるパケットバッファは,コアルータにおいて使用率が低く抑えられており,省電力化の効果が期待できる.そこで,我々はバッファを半導体レベルで分割し,トラヒック流量およびバッファ使用率に応じて活性化させる領域を制御することで省電力化を実現する「二次元スライス化パケットバッファ」を提案した.本稿では,トラヒック流量・バッファ使用率への追従性を決定するパラメータである並列度・直列度の最適な値を明らかにする.電力オーバーヘッドを考慮した定量評価により,並列度 64,直列度 8 において省電力効果が最大となり,リンク利用率 30% においてパケットバッファの電力を平均 50% 削減できることを示す. |
(英) |
Recently, energy consumption of routers has become a serious problem, hence power reduction is an urgent challenge. In particular, the occupancy of packet buffer is very low in core routers, which leads to unnecessary consumption of electric power. To solve this problem, we proposed a new buffer architecture called Two Dimensional Sliced Packet Buffer. Dividing a whole buffer into multiple sub buffers at the LSI level enables to control power management independently according to its occupancy and traffic volume. In this paper, we show the optimal parameters to minimize power consumption. Through performance evaluation on power consumption and overhead, we show that optimal parameters are parallels 64 and serials 8, and our proposed packet buffer can reduce an average 50% of power consumption when an average input rate is 30%. |
キーワード |
(和) |
省電力 / スライス化パケットバッファ / スライス化ルータ / スタンバイ制御 / オーバーヘッド / LSI / / |
(英) |
Power Saving / Sliced Packet Buffer / Sliced Router / Standby Control / Overhead / LSI / / |
文献情報 |
信学技報, vol. 112, no. 464, IN2012-155, pp. 7-12, 2013年3月. |
資料番号 |
IN2012-155 |
発行日 |
2013-02-28 (IN) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
IN2012-155 |