| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-04-12 11:55 Low Power CSSAL Bit-Parallel Multiplier over GF(2^4) in 0.18 um CMOS Technology ○Cancio Monteiro・Yasuhiro Takahashi・Toshikazu Sekine（Gifu Univ.）  EMCJ2013-3 |
|
| 抄録 | （和） | In this paper, we show the post layout simulation result of our previously proposed CSSAL in comparison with the 2N-2N2P adiabatic logic, and the conventional TDPL in the bit-parallel cellular multiplier over GF(2^4). The transitional power fluctuation of each logic style is compared as for the viability study for cryptography's secure hardware implementation. The layout is designed in cadence virtuoso IC6.1 with the chip size of 172 x 155 um^2, and the cyclical power consumption of 14 pJ at 12.5 MHz using 0.18 um CMOS technology has achieved, while TDPL has 183 x 173 um^2 of the chip size, and the power consumption is 122.6 pJ which is about nine times higher than the one of the CSSAL. |
| （英） | 本論文は，我々が提案したセキュア断熱的差動論理論理回路CSSALを用いて，ガロア体GF(2^4)を並列乗算器にて構成し，従来の2N-2N2P断熱論理とTDPLのそれらをポストレイアウトシミュレーションにて比較した結果を示す．Cadence virtuoso IC6.1により，0.18um標準CMOSプロセスを用いてレイアウトした結果，提案回路のサイズは172 x 155 um^2であり，消費エネルギーは，12.5MHz動作時で14pJ/cycleであった．TDPLのレイアウトサイズは，183 x 173 um^2であり，その消費エネルギーは122.6pJ/cycleであった．9倍以上の消費エネルギーを削減できることから，本提案回路の有用性が示された． | |
| キーワード | （和） | 断熱論理 / 並列乗算 / サイドチャネル攻撃 / 暗号 / / / / |
| （英） | adiabatic / bit-parallel multipllier / SCA / cryptographic / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 2, EMCJ2013-3, pp. 13-18, 2013年4月. | |
| 資料番号 | EMCJ2013-3 | |
| 発行日 | 2013-04-05 (EMCJ) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EMCJ2013-3 |
|
| 研究会情報 | |
| 研究会 | EMCJ |
| 開催期間 | 2013-04-12 - 2013-04-12 |
| 開催地（和） | 岡山大 |
| 開催地（英） | Okayama Univ. |
| テーマ（和） | PCB,情報セキュリティ,EMC, 一般 |
| テーマ（英） | PCM,Information Security,EMC |
| 講演論文情報の詳細 | |
| 申込み研究会 | EMCJ |
| 会議コード | 2013-04-EMCJ |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Low Power CSSAL Bit-Parallel Multiplier over GF(2^4) in 0.18 um CMOS Technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 断熱論理 / adiabatic |
| キーワード(2)（和/英） | 並列乗算 / bit-parallel multipllier |
| キーワード(3)（和/英） | サイドチャネル攻撃 / SCA |
| キーワード(4)（和/英） | 暗号 / cryptographic |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | モンテイロ カンシオ / Cancio Monteiro / モンテイロ カンシオ |
| 第1著者 所属（和/英） | 岐阜大学 (略称： 岐阜大) Gifu University (略称： Gifu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 康宏 / Yasuhiro Takahashi / タカハシ ヤスヒロ |
| 第2著者 所属（和/英） | 岐阜大学 (略称： 岐阜大) Gifu University (略称： Gifu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 関根 敏和 / Toshikazu Sekine / セキネ トシカズ |
| 第3著者 所属（和/英） | 岐阜大学 (略称： 岐阜大) Gifu University (略称： Gifu Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-04-12 11:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | EMCJ |
| 資料番号 | EMCJ2013-3 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.2 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2013-04-05 (EMCJ) |
[研究会発表申込システムのトップページに戻る]