| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-04-26 17:05 複数ホストリンクを用いたNoC向け低遅延トポロジ ○河野隆太（慶大）・藤原一毅（NII）・松谷宏紀・天野英晴（慶大）・鯉渕道紘（NII）  CPSY2013-9 DC2013-9 |
|
| 抄録 | （和） | 近年のメニーコア・アーキテクチャでは,コアの数は増加の一途を辿っており,コア間の通信遅延がアプリケーションに与える影響が益々大きくなってきている.コア間の通信にはパケット・ネットワーク構造(Network-on-Chip,NoC)が広く用いられるため,コア間トポロジが通信遅延に大きく影響する。そこで、本研究報告では、end-to-end 通信遅延を削減するために、規則的なルータ間トポロジに対し、複数リンクを単一コアとランダムに選択した複数ルータに接続する方法を提案する。フリットレベルのネットワークシミュレーションの結果,ランダムコアリンクを用いた我々のトポロジは,従来のトポロジに比べ,平均遅延を最大 27%減少させた. |
| （英） | In recent many-core architectures, the number of cores has been steadily increasing. Therefore, network latency between cores has become a more important issue for applications. Because packet network structures (Network-on-Chip, NoC) are widely used for core-to-core communications, a topology among cores has a major impact on network latency. Therefore, in this research, to reduce end-to-end communication latency, we propose a method to build network topologies by adding multiple links between a single core and randomly selected multiple routers on a regular topology of routers. Results obtained with flit-level discrete event simulation show that our random-core-link topologies achieved the average latency up to 27% lower than that of baseline topologies. |
|
| キーワード | （和） | チップ内ネットワーク / トポロジ / 相互結合網 / / / / / |
| （英） | Network-on-Chip (NoC) / topology / interconnection networks / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 21, CPSY2013-9, pp. 49-54, 2013年4月. | |
| 資料番号 | CPSY2013-9 | |
| 発行日 | 2013-04-19 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2013-9 DC2013-9 |
|
| 研究会情報 | |
| 研究会 | DC CPSY |
| 開催期間 | 2013-04-26 - 2013-04-26 |
| 開催地（和） | 首都大学東京秋葉原サテライトキャンパス |
| 開催地（英） | |
| テーマ（和） | ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2013-04-DC-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 複数ホストリンクを用いたNoC向け低遅延トポロジ |
| サブタイトル（和） | |
| タイトル（英） | A low latency topology for NoC using multiple host links |
| サブタイトル（英） | |
| キーワード(1)（和/英） | チップ内ネットワーク / Network-on-Chip (NoC) |
| キーワード(2)（和/英） | トポロジ / topology |
| キーワード(3)（和/英） | 相互結合網 / interconnection networks |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 河野 隆太 / Ryuta Kawano / カワノ リュウタ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 藤原 一毅 / Ikki Fujiwara / フジワラ イッキ |
| 第2著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第3著者 氏名（和/英/ヨミ） | 松谷 宏紀 / Hiroki Matsutani / マツタニ ヒロキ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 鯉渕 道紘 / Michihiro Koibuchi / コイブチ ミチヒロ |
| 第5著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-04-26 17:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2013-9, DC2013-9 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.21(CPSY), no.22(DC) |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2013-04-19 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]