| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-21 11:25 故障耐性をもつFPGA-IPコアの提案 ○尼崎太樹・井上万輝・趙 謙・飯田全広・久我守弘・末吉敏則（熊本大）  RECONF2013-13 |
|
| 抄録 | （和） | 本論文ではシステムLSI に搭載するFPGA-IP コアを対象に，物理故障に対し耐故障性をもつFPGA アー キテクチャの提案を行う．本提案IP コアは（1）設計用途に応じたスケーラビリティをもち，（2）アーキテクチャレベ ルで故障回避を行う点を特徴としている．提案FPGA-IP コアは複数のタイルアレイ領域に分割される．タイルアレ イは通常のFPGA と同様のタイルおよび故障回避用のスペアタイルで構成される．ひとたび故障を検出すると，タイ ルアレイ内にて列単位で回路構成情報をシフトし故障回避を行う．様々なタイルアレイサイズにおいて回路性能と故 障耐性に関する評価を行った結果，タイル総数の1%までの故障に対し約90%の故障回避成功率が得られることがわ かった．この際，通常のFPGA と比較した場合の性能低下は面積で2.2 倍，速度で1.3 倍に抑えることができた． |
| （英） | In this paper, we propose fault-tolerant FPGA -IP cores for system LSI. Unlike discrete FPGAs, in which the integration scale can be made relatively large, programmable IP cores must correspond to arrays of various sizes. The key features of our architectures are regular tile structure, spare modules and bypass wires for fault avoidance, and con guration mechanism for single-cycle recon guration. We also develop routing tools, namely EasyRouter for proposed architecture. This tool can handle various array sizes corresponding to developed programmable IP cores. In this evaluation, we compared the performances of conventional FPGA and the proposed fault-tolerant FPGA architectures. On average, our architectures have less than 2.2 times the area and 1.3 times the delay compared with conventional FPGA architectures. At the same time, conventional FPGAs cannot tolerate faults, whereas our architectures perform with a 90% success rate in fault avoidance for a ratio of faulty tiles of 1%. |
|
| キーワード | （和） | FPGA-IPコア / ディペンダブル / / / / / / |
| （英） | FPGA-IP core / dependable / / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 52, RECONF2013-13, pp. 67-72, 2013年5月. | |
| 資料番号 | RECONF2013-13 | |
| 発行日 | 2013-05-13 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-13 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2013-05-20 - 2013-05-21 |
| 開催地（和） | 高知県民文化ホール |
| 開催地（英） | Kochi Prefectural Culture Hall |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-05-RECONF |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | 故障耐性をもつFPGA-IPコアの提案 |
| サブタイトル（和） | |
| タイトル（英） | A defect-robust FPGA-IP core architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA-IPコア / FPGA-IP core |
| キーワード(2)（和/英） | ディペンダブル / dependable |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 井上 万輝 / Kazuki Inoue / イノウエ カズキ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 趙 謙 / Qian Zhao / チョウ ケン |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第6著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-05-21 11:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-13 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.52 |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2013-05-13 (RECONF) |
[研究会発表申込システムのトップページに戻る]