講演抄録/キーワード |
講演名 |
2013-07-05 17:40
低電源電圧におけるフリップフロップの故障モードの解析 ○藤田隆史・川島潤也・廣本正之(京大)・筒井 弘(北大)・越智裕之(立命館大)・佐藤高史(京大) ICD2013-45 エレソ技報アーカイブへのリンク:ICD2013-45 |
抄録 |
(和) |
回路の低消費電力化に向けて,トランジスタの閾値電圧近傍またはそれ以下の低電圧で動作させる低電源電圧回路が注目されている.
トランジスタの電流は,電源電圧の低減とともに指数的に小さくなる一方で,そのばらつきは指数的に大きくなることがことが知られている.
低電源電圧下では,回路が正常に動作可能な下限の電源電圧として定義される最小動作電圧の変動,および回路のタイミング変動を考慮した設計が,適切な歩留まり確保のために重要となる.
本稿では,標準論理セル中で特に最小動作電圧の高いフリップフロップに着目し,最小動作電圧が決まる要因としての静的な故障モードの分類,およびタイミング制約の解析を行う.
故障モードの解析により低電圧動作時に脆弱になる論理素子を特定することができる.
また低電圧動作では,組合せ回路と比較して,順序回路に多くのタイミングマージンを割り当てる必要が無いことが分かった. |
(英) |
Towards the reducing power consumption, subthreshold circuit which operates at a low voltage below the threshold voltage of the transistor has been widely researched.
The low power supply voltage circuits, variation for the minimum operation voltage which is defined by the minimum supply voltage that circuit is operable, and circuit design considering timing variation are important to obtain appropriate yield.
In this paper, we focus on the flip-flop minimum operation voltage especially in the standard cells.
Static failure modes are classified as a factor of the minimum operation voltage, and timing constraints are analyzed.
By analyzing the failure modes,it will be possible to identify the logic circuit elements which are frangible in low supply voltage.
In low supply voltage operation, as compared with the combination circuit, it was found that there is not need to assign many timing margin to sequential circuit. |
キーワード |
(和) |
サブスレッショルド回路 / 最小動作電圧 / タイミング制約 / / / / / |
(英) |
Subthreshold circuit / minimum operation voltage / timing constraint / / / / / |
文献情報 |
信学技報, vol. 113, no. 112, ICD2013-45, pp. 129-134, 2013年7月. |
資料番号 |
ICD2013-45 |
発行日 |
2013-06-27 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2013-45 エレソ技報アーカイブへのリンク:ICD2013-45 |