| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-07-12 09:40 フィルタ向け定数乗算のメモリベース実現による低電力化 ○樺沢皓介（早大）・杉林直彦（NEC）・柳澤政生・木村晋二（早大）  CAS2013-19 VLD2013-29 SIP2013-49 MSS2013-19 |
|
| 抄録 | （和） | 音声や画像のデジタル信号処理では，入力に定数を掛けて総和を取る形態のデジタルフィルタが多く用いられる． ここではそのような定数乗算に対し，メモリ量と論理のトレードオフを考慮し，高速かつ低電力なメモリベース定数乗算の実現法を提案する． メモリの読出し時の消費電力は，読み出す内容に無関係に一定であり，論理ゲートで構成した乗算回路の各ゲートの出力トグルによる電力を低減できる． 入力分割を用いてbit数の少ない乗算結果のみメモリに記憶し，その結果を加算して最終結果を得ることで，直接的な1メモリ実現に比べて，メモリ量の大幅な削減を達成している． 本手法に基づく8bitの定数乗算回路を ASIC で実現し，電力削減効果を確認した． |
| （英） | Digital Signal Processing of sounds and images are using many digital filters which conputes the summation of multiplications between a sequence of constats and a time sequence of an input. In this manuscript, a memory based design method for such constant multiplication is described. In the design, the trade-off between the size of a memory and that of the logic is considered, and its speed and power consumption is optimized. The read power of a memory is independent with the output read from the memory and a memory can encapsulate the toggles of logic gates in gate-based designs. By separating an input into several parts and designing such separated small multipliers using a memory, the memory size can be reduced drastically. The proposed constant multiplier has been implemented on ASIC, and shows the power reduction compared with gate-level design. |
|
| キーワード | （和） | メモリベース設計 / デジタルフィルタ / IIRフィルター / FIRフィルター / 乗算の入力分割 / / / |
| （英） | Memory-Based Design / Digital Filter / IIR Filter / FIR Filter / Input Separation for Multiplier / / / | |
| 文献情報 | 信学技報, vol. 113, no. 119, VLD2013-29, pp. 101-106, 2013年7月. | |
| 資料番号 | VLD2013-29 | |
| 発行日 | 2013-07-04 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2013-19 VLD2013-29 SIP2013-49 MSS2013-19 |
|
| 研究会情報 | |
| 研究会 | SIP CAS MSS VLD |
| 開催期間 | 2013-07-11 - 2013-07-12 |
| 開催地（和） | 熊本大学 |
| 開催地（英） | Kumamoto Univ. |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-07-SIP-CAS-MSS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | フィルタ向け定数乗算のメモリベース実現による低電力化 |
| サブタイトル（和） | |
| タイトル（英） | Low Power Memory Based Design Method of Constant Multipliers for Digital Filters |
| サブタイトル（英） | |
| キーワード(1)（和/英） | メモリベース設計 / Memory-Based Design |
| キーワード(2)（和/英） | デジタルフィルタ / Digital Filter |
| キーワード(3)（和/英） | IIRフィルター / IIR Filter |
| キーワード(4)（和/英） | FIRフィルター / FIR Filter |
| キーワード(5)（和/英） | 乗算の入力分割 / Input Separation for Multiplier |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 樺沢 皓介 / Kosuke Kabasawa / カバサワ コウスケ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 杉林 直彦 / Tadahiko Sugibayashi / スギバヤシ タダヒコ |
| 第2著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / キムラ シンジ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-07-12 09:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2013-19, VLD2013-29, SIP2013-49, MSS2013-19 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.118(CAS), no.119(VLD), no.120(SIP), no.121(MSS) |
| ページ範囲 | pp.101-106 |
| ページ数 | 6 |
| 発行日 | 2013-07-04 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]