| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-07-18 14:50 Arbiter PUFのFPGA実装における評価手法と脆弱性 ○町田卓謙・中曽根俊貴・崎山一男（電通大）  ISEC2013-18 SITE2013-13 ICSS2013-23 EMM2013-20 |
|
| 抄録 | （和） | Physical Unclonable Function~(PUF)のハードウェア実装として回路の信号遅延差を利用するArbiter PUFがある． 本稿では，FPGA上に実装されたArbiter PUFに対する新たな評価手法を提案する． FPGAではスライスと呼ばれる再構成可能な論理素子が決められた位置にレイアウトされており，配線遅延時間の微調整が難しいことが知られている．そこで本稿では，Arbiter PUFの2系統の信号遅延差がレスポンスに与える影響の評価を行うため，FPGA上にArbiter PUFを実装し，ある特定のチャレンジに対するレスポンスを詳しく調査する．FPGA実験を進めるにあたり，Arbiter PUFの構成を~(1)入力信号制御部，(2)セレクタチェーン部，(3)レスポンス制御部の3つの要素に分け，各部で生じ得る遅延差について考察する．特に，チャレンジに特定の値を与えたとき，セレクタチェーン部の2系統の信号に大きな遅延差が生じることを示す． |
| （英） | Among Physical Unclonable Functions~(PUFs), Arbiter PUF is one of the delay-based PUFs that uses signal-delay time differences. In this paper, we revisit an evaluation method for Arbiter PUFs implemented on FPGA. Since the layout for the logic elements called SLICE is fixed as for FPGAs, it is known that balancing a slight delay time is difficult. Therefore, we investigate the influence on Challenge-Response Pairs, which is caused by the limitation of the delay-time balancing. In order to consider the mechanism of delay-time difference, we divide the composition of Arbiter PUF into three parts {it i.e.,}~(1) ~an input signal control part, (2)~a selector chain part and (3)~a response control part. Especially, we show that a deterministic signal-delay difference between two signals in the selector chain has been observed when a specific value is given as a challenge. | |
| キーワード | （和） | Physical Unclonable Function~(PUF) / 信号遅延 / Arbiter PUF / FPGA実装評価 / チャレンジ-レスポンス / / / |
| （英） | Physical Unclonable Function~(PUF) / Signal delay / Arbiter PUF / FPGA / Challenge-Response Pairs / / / | |
| 文献情報 | 信学技報, vol. 113, no. 135, ISEC2013-18, pp. 53-58, 2013年7月. | |
| 資料番号 | ISEC2013-18 | |
| 発行日 | 2013-07-11 (ISEC, SITE, ICSS, EMM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2013-18 SITE2013-13 ICSS2013-23 EMM2013-20 |
|
| 研究会情報 | |
| 研究会 | EMM ISEC SITE ICSS IPSJ-CSEC IPSJ-SPT |
| 開催期間 | 2013-07-18 - 2013-07-19 |
| 開催地（和） | 札幌コンベンションセンター |
| 開催地（英） | |
| テーマ（和） | セキュリティ, 一般 |
| テーマ（英） | Security |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2013-07-EMM-ISEC-SITE-ICSS-CSEC-SPT |
| 本文の言語 | 日本語 |
| タイトル（和） | Arbiter PUFのFPGA実装における評価手法と脆弱性 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation Method for Arbiter PUF on FPGA and Its Vulnerability |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Physical Unclonable Function~(PUF) / Physical Unclonable Function~(PUF) |
| キーワード(2)（和/英） | 信号遅延 / Signal delay |
| キーワード(3)（和/英） | Arbiter PUF / Arbiter PUF |
| キーワード(4)（和/英） | FPGA実装評価 / FPGA |
| キーワード(5)（和/英） | チャレンジ-レスポンス / Challenge-Response Pairs |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 町田 卓謙 / Takanori Machida / マチダ タカノリ |
| 第1著者 所属（和/英） | 電気通信大学 (略称： 電通大) University of Electro-Communications (略称： UEC) |
| 第2著者 氏名（和/英/ヨミ） | 中曽根 俊貴 / Toshiki Nakasone / ナカソネ トシキ |
| 第2著者 所属（和/英） | 電気通信大学 (略称： 電通大) University of Electro-Communications (略称： UEC) |
| 第3著者 氏名（和/英/ヨミ） | 崎山 一男 / Kazuo Sakiyama / サキヤマ カズオ |
| 第3著者 所属（和/英） | 電気通信大学 (略称： 電通大) University of Electro-Communications (略称： UEC) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-07-18 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2013-18, SITE2013-13, ICSS2013-23, EMM2013-20 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.135(ISEC), no.136(SITE), no.137(ICSS), no.138(EMM) |
| ページ範囲 | pp.53-58 |
| ページ数 | 6 |
| 発行日 | 2013-07-11 (ISEC, SITE, ICSS, EMM) |
[研究会発表申込システムのトップページに戻る]