| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-09-18 16:20 FPGAアクセラレータを用いた三次元ステンシル計算における電力性能モデルの検討 ○土肥慶亮・福本航太・柴田裕一郎・小栗 清（長崎大）  RECONF2013-23 |
|
| 抄録 | （和） | 本稿では，ストリーム指向のFPGA アクセラレータ上での三次元ステンシル計算向けデザインにおける ユーザ空間パラメータと性能モデルについて述べる．ベンチマークアプリケーションとして熱拡散シミュレーションを用い，高位合成ツールの一種であるMaxCompiler と有限差分法向けドメイン特化フレームワークであるMaxGenFDを用いて開発したデザインの性能を評価する．SIMD 命令とマルチスレッドを用いたCPU 実装との性能比較において最も良いパラメータを選択したときのFPGA デザインは約6 倍高速であった．また，FPGA アクセラレータにおける消費エネルギーの測定結果より，最も高い性能を持つ実装が最も低いエネルギー消費を示した． |
| （英） | This paper presents user space parameters and characteristics modeling of 3-D stencil computing on a stream-oriented FPGA accelerator. We adopted a heat conduction simulation as a benchmark. The benchmark was developed with high-level synthesis tools, MaxCompiler and MaxGenFD, which are domain specific frameworks for finite-difference equations. The fastest FPGA design achieved six times speedup from SIMD-enabled and multi-threaded CPU-based design. Energy comsumptions of the FPGA accelerator were measured and the best configuration in terms of performance also shows the lowest energy consumption. |
|
| キーワード | （和） | FPGA / ステンシル計算 / MaxCompiler / MaxGenFD / / / / |
| （英） | FPGA / Stencil computation / MaxCompiler / MaxGenFD / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 221, RECONF2013-23, pp. 19-24, 2013年9月. | |
| 資料番号 | RECONF2013-23 | |
| 発行日 | 2013-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-23 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2013-09-18 - 2013-09-19 |
| 開催地（和） | 北陸先端科学技術大学院大学 |
| 開催地（英） | Japan Advanced Institute of Science and Technology |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAアクセラレータを用いた三次元ステンシル計算における電力性能モデルの検討 |
| サブタイトル（和） | |
| タイトル（英） | A Power-Performance model for 3-D stencil computation on an FPGA accelerator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ステンシル計算 / Stencil computation |
| キーワード(3)（和/英） | MaxCompiler / MaxCompiler |
| キーワード(4)（和/英） | MaxGenFD / MaxGenFD |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 土肥 慶亮 / Keisuke Dohi / ドヒ ケイスケ |
| 第1著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 福本 航太 / Kota Fukumoto / フクモト コウタ |
| 第2著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柴田 裕一郎 / Yuichiro Shibata / シバタ ユウイチロウ |
| 第3著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 小栗 清 / Kiyoshi Oguri / オグリ キヨシ |
| 第4著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-09-18 16:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-23 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.221 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2013-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]