講演抄録/キーワード |
講演名 |
2013-09-19 14:15
FPGAプロトタイピング向けメモリ管理フレームワークの開発 ○高前田(山崎) 伸也(東工大/学振)・吉瀬謙二(東工大) RECONF2013-35 |
抄録 |
(和) |
FPGAによるプロセッサプロトタイピングは高速な動作検証を可能にするが,FPGAが持つメモリリソースを意識した詳細な実装が求められるため,システムの開発には多くの労力を要する.本稿では,プロトタイピングを主な対象とした,FPGAのメモリシステム管理フレームワークを提案する.オフチップに持つDRAMを活用し,シンプルなインターフェースを持つ仮想的な大容量で高速なメモリブロックを提供する.マルチコアプロセッサを題材に,実際のFPGA上で本フレームワークを評価した結果,無限大のオンチップメモリを持つ理想的なFPGAを想定してデザインされたハードウェアの振る舞いを,本フレームワークにより合成されたメモリブロックを用いることで,サイクルレベル正確性を維持したまま現実的な速度でエミュレーションできることを確認した. |
(英) |
FPGA-based rapid prototyping supports faster emulation, but it requires the detailed implementation for each FPGA characteristic, especially memory resources. It makes it harder to implement a sufficient memory system of the target architecture on FPGA. In this paper, we propose a new framework to automatically synthesize a specialized memory system for FPGA-based rapid prototyping. The framework provides an abstracted fast memory via a simple interface by employing on-chip memory fabrics and off-chip large-capacity memory components. We evaluated our framework on an actual FPGA system, by using an advanced multicore architecture as a target of prototyping. The evaluation result shows that the multicore designed with an assumption of infinite on-chip memory on FPGA can be emulated at realistic speed with keeping the cycle-accuracy, by using the synthesized memory system. |
キーワード |
(和) |
FPGA / プロトタイピング / サイクルアキュレートエミュレーション / メモリシステム / / / / |
(英) |
FPGA / Prototyping / Cycle-Accurate Emulation / Memory System / / / / |
文献情報 |
信学技報, vol. 113, no. 221, RECONF2013-35, pp. 91-96, 2013年9月. |
資料番号 |
RECONF2013-35 |
発行日 |
2013-09-11 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2013-35 |