| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-09-19 14:15 FPGAプロトタイピング向けメモリ管理フレームワークの開発 ○高前田(山崎) 伸也（東工大/学振）・吉瀬謙二（東工大）  RECONF2013-35 |
|
| 抄録 | （和） | FPGAによるプロセッサプロトタイピングは高速な動作検証を可能にするが，FPGAが持つメモリリソースを意識した詳細な実装が求められるため，システムの開発には多くの労力を要する．本稿では，プロトタイピングを主な対象とした，FPGAのメモリシステム管理フレームワークを提案する．オフチップに持つDRAMを活用し，シンプルなインターフェースを持つ仮想的な大容量で高速なメモリブロックを提供する．マルチコアプロセッサを題材に，実際のFPGA上で本フレームワークを評価した結果，無限大のオンチップメモリを持つ理想的なFPGAを想定してデザインされたハードウェアの振る舞いを，本フレームワークにより合成されたメモリブロックを用いることで，サイクルレベル正確性を維持したまま現実的な速度でエミュレーションできることを確認した． |
| （英） | FPGA-based rapid prototyping supports faster emulation, but it requires the detailed implementation for each FPGA characteristic, especially memory resources. It makes it harder to implement a sufficient memory system of the target architecture on FPGA. In this paper, we propose a new framework to automatically synthesize a specialized memory system for FPGA-based rapid prototyping. The framework provides an abstracted fast memory via a simple interface by employing on-chip memory fabrics and off-chip large-capacity memory components. We evaluated our framework on an actual FPGA system, by using an advanced multicore architecture as a target of prototyping. The evaluation result shows that the multicore designed with an assumption of infinite on-chip memory on FPGA can be emulated at realistic speed with keeping the cycle-accuracy, by using the synthesized memory system. | |
| キーワード | （和） | FPGA / プロトタイピング / サイクルアキュレートエミュレーション / メモリシステム / / / / |
| （英） | FPGA / Prototyping / Cycle-Accurate Emulation / Memory System / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 221, RECONF2013-35, pp. 91-96, 2013年9月. | |
| 資料番号 | RECONF2013-35 | |
| 発行日 | 2013-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-35 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2013-09-18 - 2013-09-19 |
| 開催地（和） | 北陸先端科学技術大学院大学 |
| 開催地（英） | Japan Advanced Institute of Science and Technology |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAプロトタイピング向けメモリ管理フレームワークの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of Memory Management Framework for FPGA-based Prototyping |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | プロトタイピング / Prototyping |
| キーワード(3)（和/英） | サイクルアキュレートエミュレーション / Cycle-Accurate Emulation |
| キーワード(4)（和/英） | メモリシステム / Memory System |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高前田(山崎) 伸也 / Shinya Takamaeda-Yamazaki / タカマエダ(ヤマザキ) シンヤ |
| 第1著者 所属（和/英） | 東京工業大学/日本学術振興会特別研究員 (略称： 東工大/学振) Tokyo Institute of Technology/JSPS Research Fellow (略称： Tokyo Inst. of Tech./JSPS Research Fellow) |
| 第2著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-09-19 14:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-35 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.221 |
| ページ範囲 | pp.91-96 |
| ページ数 | 6 |
| 発行日 | 2013-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]