お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-10-08 11:25
多段階チャネル長分解型のプログラマブル遅延素子を伴う遅延同期回路
張 宇李 明玉董 青・○中武繁寿北九州市大)・楊 波設計アルゴリズム研VLD2013-59 ICD2013-83 IE2013-59 エレソ技報アーカイブへのリンク:ICD2013-83
抄録 (和) 遅延可変素子は、
様々な種類の高速集積回路において主に遅延補正やスキュー調整などの目的に利
用されている。
この論文では、
多段階のプログラマブル遅延素子(Programmable Delay Element, PDE)を
用いた遅延同期回路(Dely Locked Loop, DLL)を提案する。
PDEはチャネル長分割(L-decomposed)されたトランジスタを利用し、
遅延調整する。ディジタル入力コードにより、
分割トランジスタの組合せを制御し、
チャネル長の変化させ、効果的に遅延を変化させることができる。
提案するDLLは、異なる製造プロセスへ移行の観点で優れている。
また、多段階のチャネル長分割PDFが線形性と広いロックレンジを有することを
示す。 
(英) Variable delay elements are often used in various types
of high-speed integrated circuits,
mainly intended for delay compensation, skew equalization,etc.
In this paper, we propose a delay-locked loop (DLL)
with multi-level programmable delay element (PDE),
which is realized by a mechanism
with channel length decomposed (L-decomposed) transistors.
A combination of decomposed sub-transistors along channel length
is controlled by the digital input code so that the delay varies.
Besides, the proposed DLL is synthesizable that can be migrated to
different processes.
The multi-level L-decomposed PDE shows
a good linearity and a wide locked range.
キーワード (和) DLL / PDE / チャネル長分割 / / / / /  
(英) DLL / PDE / L-decomposition / / / / /  
文献情報 信学技報, vol. 113, no. 235, VLD2013-59, pp. 71-76, 2013年10月.
資料番号 VLD2013-59 
発行日 2013-09-30 (VLD, ICD, IE) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2013-59 ICD2013-83 IE2013-59 エレソ技報アーカイブへのリンク:ICD2013-83

研究会情報
研究会 IE ICD VLD IPSJ-SLDM  
開催期間 2013-10-07 - 2013-10-08 
開催地(和) 弘前大学 コラボ弘大 
開催地(英)  
テーマ(和) システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2013-10-IE-ICD-VLD-SLDM 
本文の言語 英語(日本語タイトルあり) 
タイトル(和) 多段階チャネル長分解型のプログラマブル遅延素子を伴う遅延同期回路 
サブタイトル(和)  
タイトル(英) A Delay-Locked Loop with Multi-Level Channel Length Decomposed Programming Delay Elements 
サブタイトル(英)  
キーワード(1)(和/英) DLL / DLL  
キーワード(2)(和/英) PDE / PDE  
キーワード(3)(和/英) チャネル長分割 / L-decomposition  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 張 宇 / Yu Zhang / ウ チャン
第1著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第2著者 氏名(和/英/ヨミ) 李 明玉 / Mingyu Li / リ ミンユ
第2著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第3著者 氏名(和/英/ヨミ) 董 青 / Qing Dong / ドン チン
第3著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第4著者 氏名(和/英/ヨミ) 中武 繁寿 / Shigetoshi Nakatake / ナカタケ シゲトシ
第4著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第5著者 氏名(和/英/ヨミ) 楊 波 / Bo Yang / ヤン ボ
第5著者 所属(和/英) 株式会社設計アルゴリズム研究所 (略称: 設計アルゴリズム研)
Design Algorithm Laboratory, Inc. (略称: Design Algorithm Lab)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第4著者 
発表日時 2013-10-08 11:25:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2013-59, ICD2013-83, IE2013-59 
巻番号(vol) vol.113 
号番号(no) no.235(VLD), no.236(ICD), no.237(IE) 
ページ範囲 pp.71-76 
ページ数
発行日 2013-09-30 (VLD, ICD, IE) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会