| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-27 14:30 ビアプログラマブルアーキテクチャVPEX4 (1) ～ 配線混雑度改善と低消費電力性能向上のための基本論理素子の改良 ～ ○堀 遼平・大谷 拓・人見達郎・上口翔大（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）  VLD2013-71 DC2013-37 |
|
| 抄録 | （和） | LSI微細プロセス技術とともに，マスクコストの高騰が問題となっている．この問題に対して，我々はビアプログラマブル技術の利用を検討してきた．これまでに3層のビアマスクで論理を変更するVPEX3アーキテクチャを提案し，チップ試作・評価を行ってきた．本論文では，VPEX3の改良案として新たにVPEX4アーキテクチャを提案する．この改良によりUtilizationが向上し，実装時面積が改善されたことを報告する． |
| （英） | The Non-Recruring Engineering (NRE) cost of LSI is increasing drastically with the advances in LSI process and manufacturing technology. For this problem, we discuss using “Via programmable” technology which is programmed only via layer in photo-mask layer. We previously reported that proposal and evaluation of VPEX3 architecture configured logic function by costuming three via layers. In this paper, VPEX4 architecture is proposed as an improvement of VPEX3. In this result of the improvement, the area utilization of VPEX4 is better than that of VPEX3. | |
| キーワード | （和） | ストラクチャードASIC / ビアプログラマブル / ビアコンフィギュラブル / Exclusive-OR / 中量生産 / / / |
| （英） | Structured ASIC / Via Programmable / Via Configurable / Exclusive-OR / Middle-volume production / / / | |
| 文献情報 | 信学技報, vol. 113, no. 320, VLD2013-71, pp. 81-86, 2013年11月. | |
| 資料番号 | VLD2013-71 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-71 DC2013-37 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | ビアプログラマブルアーキテクチャVPEX4 (1) |
| サブタイトル（和） | 配線混雑度改善と低消費電力性能向上のための基本論理素子の改良 |
| タイトル（英） | New Via Programmable Architecture VPEX4 (1) |
| サブタイトル（英） | Development of new logic element for improvement of routability and power consumption |
| キーワード(1)（和/英） | ストラクチャードASIC / Structured ASIC |
| キーワード(2)（和/英） | ビアプログラマブル / Via Programmable |
| キーワード(3)（和/英） | ビアコンフィギュラブル / Via Configurable |
| キーワード(4)（和/英） | Exclusive-OR / Exclusive-OR |
| キーワード(5)（和/英） | 中量生産 / Middle-volume production |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堀 遼平 / Ryohei Hori / ホリ リョウヘイ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大谷 拓 / Taku Otani / オオタニ タク |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 人見 達郎 / Tatsuro Hitomi / ヒトミ タツロウ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 上口 翔大 / Shota Ueguchi / ウエグチ ショウタ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 吉川 雅弥 / Masaya Yoshikawa / ヨシカワ マサヤ |
| 第5著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第6著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-27 14:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-71, DC2013-37 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.81-86 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]