| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-27 10:50 アナログ集積回路での近接共通重心配置に関する研究 ○室辰健一郎・藤吉邦洋（東京農工大）  VLD2013-63 DC2013-29 |
|
| 抄録 | （和） | モノリシックICでは素子値の相対ばらつきは小さいが、指定された素子対の集合を共通の点に対して点対称に配置せよという共通重心制約を満たすことで、これを相殺させて素子値の比の精度を高めることが広く用いられている。近年、素子を2等分割して点対称に置くことでこの制約を満たす配置手法がいくつか提案されたが、共通重心集合に属するセルは各共通重心にできるだけ寄せるべきであるのに、ここから無駄に離れて配置されてしまうことがあった。そこで本稿では、数理計画法を用いることにより、共通重心制約を満たし、さらに共通重心にできるだけ寄せることができる配置手法を提案し、実験によりその有効性を検証する。 |
| （英） | To improve immunity against process gradients, common centroid constraints, in which every pair of capacitors should be placed symmetrically with respect to a common center point, is widely used. Several methods to obtain a good placement satisfying the constraints by using sequence-pair and Simulated Annealing were proposed. However, cells in a common centroid group should be placed close to the common center point of the group. In this paper, we propose a method which uses mathematical programming and can place cells in each group close to the common center point of the group, and check the efficiency of the method by experimental comparisons. | |
| キーワード | （和） | 共通重心 / sequence-pair / アナログIC / 配置 / 数理計画法 / / / |
| （英） | common centroid / sequence-pair / analog IC / placement / mathematical programming / / / | |
| 文献情報 | 信学技報, vol. 113, no. 320, VLD2013-63, pp. 13-18, 2013年11月. | |
| 資料番号 | VLD2013-63 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-63 DC2013-29 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | アナログ集積回路での近接共通重心配置に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | Adjacent Common Centroid Placement for Analog IC Layout Design |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 共通重心 / common centroid |
| キーワード(2)（和/英） | sequence-pair / sequence-pair |
| キーワード(3)（和/英） | アナログIC / analog IC |
| キーワード(4)（和/英） | 配置 / placement |
| キーワード(5)（和/英） | 数理計画法 / mathematical programming |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 室辰 健一郎 / Kenichiro Murotatsu / ムロタツ ケンイチロウ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 藤吉 邦洋 / Kunihiro Fujiyoshi / フジヨシ クニヒロ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-27 10:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-63, DC2013-29 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]