| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-29 11:40 HDR-mcdを対象としたクロックエネルギー優位な高位合成と実験評価 ○阿部晋矢・史 又華（早大）・宇佐美公良（芝浦工大/早大）・柳澤政生・戸川 望（早大）  VLD2013-97 DC2013-63 |
|
| 抄録 | （和） | LSI全体に占めるクロック信号によるエネルギー消費の割合は大きく，マルチクロックドメイン，クロックゲーティングなどが提案された． 本稿では，マルチクロックドメイン指向HDR-mcdアーキテクチャを対象としたクロックエネルギー削減に向けた高位合成手法を提案する． 提案手法は1クロック内の通信が保障されるハドルと呼ぶ区画を利用し，配線遅延の影響を予測，異なるクロック間の同期を考慮した高位合成を実現する． クロックはハドル毎に割り当て，資源制約と時間制約を満たす範囲で低い周波数のクロックを割り当てることで低電力化する． 計算機実験により提案手法はクロックゲーティングのみを考慮した従来手法と比較し，クロックツリーのエネルギーを30%程度削減でき，全体のエネルギーを25%程度削減できることを確認した． |
| （英） | In this paper, we propose a clock energy-efficient high-level synthesis algorithm for HDR-mcd architecture. In HDR-mcd, an entire chip is divided into several huddles. Huddles can realize synchronization between different clock domains in which interconnection delay is required and should be considered during high-level synthesis. In our iterative improvement based algorithm, low-frequency clocks are assigned to non-critical huddles under resource and latency constraints for energy efficiency improvement. Experimental results show that the proposed method achieves 20% clock energy-saving and 10% total energy-saving compared with the existing methods considering clock gating. |
|
| キーワード | （和） | 高位合成 / 低消費電力設計 / マルチクロックドメイン / クロックゲーティング / 配線遅延 / / / |
| （英） | High-level synthesis / Energy-efficient design / Multiple clock domains / Clock gating / Interconnection delay / / / | |
| 文献情報 | 信学技報, vol. 113, no. 320, VLD2013-97, pp. 263-268, 2013年11月. | |
| 資料番号 | VLD2013-97 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-97 DC2013-63 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | HDR-mcdを対象としたクロックエネルギー優位な高位合成と実験評価 |
| サブタイトル（和） | |
| タイトル（英） | Clock Energy-efficient High-level Synthesis and Experimental Evaluation for HDR-mcd Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / High-level synthesis |
| キーワード(2)（和/英） | 低消費電力設計 / Energy-efficient design |
| キーワード(3)（和/英） | マルチクロックドメイン / Multiple clock domains |
| キーワード(4)（和/英） | クロックゲーティング / Clock gating |
| キーワード(5)（和/英） | 配線遅延 / Interconnection delay |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 阿部 晋矢 / Shin-ya Abe / アベ シンヤ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / シ ヨウハ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第3著者 所属（和/英） | 芝浦工業大学/早稲田大学 (略称： 芝浦工大/早大) Shibaura Institute of Technology/Waseda University (略称： Shibaura Inst. of Tech./Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-29 11:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-97, DC2013-63 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.263-268 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]