| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-12-13 11:20 Poly-Si TFTを用いたGate Arrayの設計開発 ○井上雅志・松田時宜・木村 睦（龍谷大）  SDM2013-123 |
|
| 抄録 | （和） | 本研究では、Poly-Si TFTを用いたゲートアレイの設計開発を行った。今回は、相補型インバータとNAND、NORを実装したゲートアレイを設計し評価を行った。ゲートアレイを用いて半加算器とデコーダを作製し、実際に動作していることが確認できた。また、ゲートアレイを用いた半加算器と単独の半加算器の動特性の比較も行った。結果は、ゲートアレイを用いた半加算器の方がより高い周波数帯の領域まで使用することができることがわかった。この結果は現在検証中である。 |
| （英） | In this study, we performed the design and development of gate arrays using poly-Si TFTs. We designed and evaluated the gate arrays with implemented complementary inverter, NAND and NOR circuits. We fabricated the half adder and decoder using the gate arrays, and we confirmed actually working. In addition, we also compared the dynamic characteristics of the half adder using the gate array and normal half adder. It was found that the half adder using the gate array can be used to a higher frequency. This result is currently under consideration. | |
| キーワード | （和） | 多結晶シリコン / 薄膜トランジスタ / ゲートアレイ / 半加算器 / デコーダ / / / |
| （英） | Poly-Si / Thin Film Transistor / Gate Array / HALF ADDER / DECODER / / / | |
| 文献情報 | 信学技報, vol. 113, no. 351, SDM2013-123, pp. 43-47, 2013年12月. | |
| 資料番号 | SDM2013-123 | |
| 発行日 | 2013-12-06 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2013-123 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2013-12-13 - 2013-12-13 |
| 開催地（和） | 奈良先端科学技術大学院大学 |
| 開催地（英） | NAIST |
| テーマ（和） | シリコン関連材料の作製と評価 |
| テーマ（英） | Fabrication and Characterization of Si related materials |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2013-12-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | Poly-Si TFTを用いたGate Arrayの設計開発 |
| サブタイトル（和） | |
| タイトル（英） | Design and development of Gate Array using Poly-Si TFT |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 多結晶シリコン / Poly-Si |
| キーワード(2)（和/英） | 薄膜トランジスタ / Thin Film Transistor |
| キーワード(3)（和/英） | ゲートアレイ / Gate Array |
| キーワード(4)（和/英） | 半加算器 / HALF ADDER |
| キーワード(5)（和/英） | デコーダ / DECODER |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 雅志 / Masashi Inoue / イノウエ マサシ |
| 第1著者 所属（和/英） | 龍谷大学 (略称： 龍谷大) Ryukoku University (略称： Ryukoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 松田 時宜 / Tokiyoshi Matsuda / マツダ トキヨシ |
| 第2著者 所属（和/英） | 龍谷大学 (略称： 龍谷大) Ryukoku University (略称： Ryukoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 木村 睦 / Mutsumi Kimura / キムラ ムツミ |
| 第3著者 所属（和/英） | 龍谷大学 (略称： 龍谷大) Ryukoku University (略称： Ryukoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-12-13 11:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2013-123 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.351 |
| ページ範囲 | pp.43-47 |
| ページ数 | 5 |
| 発行日 | 2013-12-06 (SDM) |
[研究会発表申込システムのトップページに戻る]