| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-01-16 10:55 カスケード位相比較器を用いたミリ波PLLシンセサイザ ○松村宏志・川野陽一・佐藤 優・大島武典・志村利宏・鈴木俊秀・大橋洋二（富士通）・原 直紀（富士通研）  ED2013-114 MW2013-179 |
|
| 抄録 | （和） | カスケード位相比較器を用いた新しいPLLアーキテクチャを提案する。このアーキテクチャは低位相雑音と低スプリアスを同時に実現することができる。このアーキテクチャに基づいた79 GHz帯PLLシンセサイザを、65 nm CMOSテクノロジを用いて開発した。試作した結果、非常に低い位相雑音－90.0 dBc/Hz（オフセット周波数1 MHz）を達成した。リファレンス発振器は、49 MHzの水晶振動子を外付けにしたCMOS発振器である。また、リファレンス・スプリアスについて、離調周波数49 MHzで－29.3 dBc、98 MHzで－36.0 dBcの低スプリアス特性を確認した。 |
| （英） | We present a novel millimeter-wave PLL architecture with cascaded phase detectors. It realizes low phase noise and low spurious characteristics concurrently. The 79-GHz band PLL synthesizer with the proposed architecture is developed in 65-nm CMOS technology. It achieves a phase noise of －90.0 dBc/Hz at 1 MHz offset and a normalized phase noise of －231.2 dBc/Hz2 at 1 MHz offset with a 49-MHz on-chip reference oscillator. It exhibits lower reference spurs of －29.3 dBc at 49 MHz and －36.0 dBc at 98 MHz. | |
| キーワード | （和） | 位相同期回路 / 位相比較器 / 位相雑音 / ミリ波集積回路 / CMOS集積回路 / / / |
| （英） | Phase locked loops / Phase detection / Phase noise / Millimeter-wave integrated circuits / CMOS integrated circuits / / / | |
| 文献情報 | 信学技報, vol. 113, no. 378, ED2013-114, pp. 25-28, 2014年1月. | |
| 資料番号 | ED2013-114 | |
| 発行日 | 2014-01-09 (ED, MW) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2013-114 MW2013-179 |
|
| 研究会情報 | |
| 研究会 | ED MW |
| 開催期間 | 2014-01-16 - 2014-01-17 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | パワーデバイスおよび超高周波デバイス／マイクロ波一般 |
| テーマ（英） | Power devices, High-speed and high-frequency devices, Microwave Technologies, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | ED |
| 会議コード | 2014-01-ED-MW |
| 本文の言語 | 日本語 |
| タイトル（和） | カスケード位相比較器を用いたミリ波PLLシンセサイザ |
| サブタイトル（和） | |
| タイトル（英） | Novel Millimeter-wave PLL Synthesizer with Cascaded Phase Detectors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 位相同期回路 / Phase locked loops |
| キーワード(2)（和/英） | 位相比較器 / Phase detection |
| キーワード(3)（和/英） | 位相雑音 / Phase noise |
| キーワード(4)（和/英） | ミリ波集積回路 / Millimeter-wave integrated circuits |
| キーワード(5)（和/英） | CMOS集積回路 / CMOS integrated circuits |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松村 宏志 / Hiroshi Matsumura / マツムラ ヒロシ |
| 第1著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第2著者 氏名（和/英/ヨミ） | 川野 陽一 / Yoichi Kawano / カワノ ヨウイチ |
| 第2著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第3著者 氏名（和/英/ヨミ） | 佐藤 優 / Masaru Sato / サトウ マサル |
| 第3著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第4著者 氏名（和/英/ヨミ） | 大島 武典 / Takenori Ohshima / オオシマ タケノリ |
| 第4著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第5著者 氏名（和/英/ヨミ） | 志村 利宏 / Toshihiro Shimura / シムラ トシヒロ |
| 第5著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第6著者 氏名（和/英/ヨミ） | 鈴木 俊秀 / Toshihide Suzuki / スズキ トシヒロ |
| 第6著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第7著者 氏名（和/英/ヨミ） | 大橋 洋二 / Yoji Ohashi / オオハシ ヨウジ |
| 第7著者 所属（和/英） | 富士通株式会社 (略称： 富士通) Fujitsu Limited (略称： Fujitsu) |
| 第8著者 氏名（和/英/ヨミ） | 原 直紀 / Naoki Hara / ハラ ナオキ |
| 第8著者 所属（和/英） | 株式会社富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-01-16 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ED |
| 資料番号 | ED2013-114, MW2013-179 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.378(ED), no.379(MW) |
| ページ範囲 | pp.25-28 |
| ページ数 | 4 |
| 発行日 | 2014-01-09 (ED, MW) |
[研究会発表申込システムのトップページに戻る]