| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-01-24 13:40 木構造部分積加算回路をもつSFQ並列乗算器における最終加算回路の比較 ○山田朗文・小野美 武・中島康治（東北大）  SCE2013-52 |
|
| 抄録 | （和） | 単一磁束量子(SFQ)回路は数十GHzでの高速動作が可能であり，発熱量，消費電力の面でも半導体回路に比べ大きな優位性をもっている．我々は高速フーリエ変換回路等でもその性能に大きくかかわる高速乗算器を作ることを目標としている．既にビットシリアル型のものは開発されているが，SFQ回路のもつ低消費電力かつ高速動作が可能な特徴を生かすために，我々はビットパラレル型のものを開発することを目標としている．並列乗算器の高速化において，部分積生成，部分積加算，最終段加算回路の構成は重要である．これまでの研究により部分積加算回路ではDadda型のものが高速化において優位性があることがわかった．今回は乗算器の更なる高速化，低消費電力化を図るために最終段加算回路について検討を行った． |
| （英） | A single flux quantum (SFQ) circuit is capable of high-speed operation in a few 10 GHz, and it has a big advantage compared to the semiconductor circuit about calorific power. We have the goal of creating a high-speed multiplier significantly related to its performance in a fast Fourier transform circuit. Those of bit-serial type have been already developed[1],we are challenging the development of bit parallel type to take advantage of the high speed of the SFQ circuit. To speed up the parallel multiplier, the partial product generation, the partial product summation, and the configuration of the final-stage adder circuit should be studied. We investigate the final-stage adder circuit to achieve a faster and low power multi-plier. | |
| キーワード | （和） | 単一磁束量子 / 並列乗算器 / DaddaTree / / / / / |
| （英） | Single Flux Quantum / Parallel multiplier / DaddaTree / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 401, SCE2013-52, pp. 101-104, 2014年1月. | |
| 資料番号 | SCE2013-52 | |
| 発行日 | 2014-01-16 (SCE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SCE2013-52 |
|
| 研究会情報 | |
| 研究会 | SCE |
| 開催期間 | 2014-01-23 - 2014-01-24 |
| 開催地（和） | 機械振興会館地下3階2号室 |
| 開催地（英） | Kikaishinkou-kaikan Bldg. |
| テーマ（和） | 薄膜、デバイス技術及びその応用、一般 |
| テーマ（英） | Thin film, device technologies and their applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SCE |
| 会議コード | 2014-01-SCE |
| 本文の言語 | 日本語 |
| タイトル（和） | 木構造部分積加算回路をもつSFQ並列乗算器における最終加算回路の比較 |
| サブタイトル（和） | |
| タイトル（英） | Comparison of the final addition circuit in SFQ parallel multiplier with a tree structure partial product adder circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 単一磁束量子 / Single Flux Quantum |
| キーワード(2)（和/英） | 並列乗算器 / Parallel multiplier |
| キーワード(3)（和/英） | DaddaTree / DaddaTree |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山田 朗文 / Akifumi Yamada / ヤマダ アキフミ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小野美 武 / Takeshi Onomi / オノミ タケシ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 中島 康治 / Koji Nakajima / ナカジマ コウジ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-01-24 13:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SCE |
| 資料番号 | SCE2013-52 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.401 |
| ページ範囲 | pp.101-104 |
| ページ数 | 4 |
| 発行日 | 2014-01-16 (SCE) |
[研究会発表申込システムのトップページに戻る]